SPI, сигнал CS/SS - Форум разработчиков электроники ELECTRONIX.ru

SPI, сигнал CS/SS, Он всегда active low или не определено

gosha-z Просмотр профиля	Nov 22 2017, 07:58 Сообщение #1
Местный Группа: Свой Сообщений: 327 Регистрация: 30-10-05 Пользователь №: 10 288	Вот такой вопрос: а сигнал CS/SS в SPI всегда предполагается active low или как реализуешь так и будет?

Ответов

one_eight_seven Просмотр профиля	Nov 22 2017, 13:00 Сообщение #2
Знающий Группа: Участник Сообщений: 916 Регистрация: 3-10-08 Из: Москва Пользователь №: 40 664	Цитата Либо я слепой, либо Xilinx в документации на Zynq UltraScale явно не говорит, что SS - active low Вам виднее, ведь у вас эта документация.

Сообщений в этой теме

gosha-z SPI, сигнал CS/SS Nov 22 2017, 07:58

AndreiUS Цитата(gosha-z @ Nov 22 2017, 10:58)... Nov 22 2017, 08:44

one_eight_seven Формального стандарта нет. Так что формальный отве... Nov 22 2017, 10:17

gosha-z Либо я слепой, либо Xilinx в документации на Zynq ... Nov 22 2017, 10:54

one_eight_seven ЦитатаЛибо я слепой, либо Xilinx в документации на... Nov 22 2017, 13:00

1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)

Пользователей: 0

Режим отображения: Переключить на: Стандартный · Переключить на: Линейный · Древовидный

Сейчас: 28th April 2024 - 06:00