Документация на System Verilog, Сбор документации на SVerilog. И обсуждение тонких моментов синтаксиса Опции

[Mikhail B.]

Есть у меня этот док, так себе...
Взял я доку на КВАРТУС. Половина функций не поддерживается Если не больше.
От того кстати говоря ищу параллельно какие-нибудь внешние компиляторы; Леонардо, МоделСим... тоже пока безуспешно.



Может коль пошла такая пьянка, найти другой язык?
Языки - это все инструменты, почему такая привязанность?

Можете объяснить в чём глобальное отличие Verilog от VHDL? Изучал второй, сейчас требуют погрузиться в первый, есть ли смысл.
Где можно почитать на эту тему как "для чайников"?

[Maverick]

Можете объяснить в чём глобальное отличие Verilog от VHDL? Изучал второй, сейчас требуют погрузиться в первый, есть ли смысл.
Где можно почитать на эту тему как "для чайников"?

для старта

[Mikhail B.]

для старта

Спасибо большое!

[Кнкн]

Нет ли возможности скачать у Синопсиса две статейки?

https://www.synopsys.com/Community/SNUG/Pag...ts.aspx?qry=uvm

Shutdown with Agreements in a UVM Testbench - Silicon Valley, 2017
Mark Glasser - NVIDIA

Applying Stimulus and Sampling Outputs - UVM Verification Testing Techniques - Austin, 2016
Clifford E. Cummings - Sunburst Design

[Losik]

Нет ли возможности скачать у Синопсиса две статейки?

https://www.synopsys.com/Community/SNUG/Pag...ts.aspx?qry=uvm

Shutdown with Agreements in a UVM Testbench - Silicon Valley, 2017
Mark Glasser - NVIDIA

Applying Stimulus and Sampling Outputs - UVM Verification Testing Techniques - Austin, 2016
Clifford E. Cummings - Sunburst Design

Статьи + презентации.

Прикрепленные файлы

 ta3_1_cummings_paper.pdf ( 1012.08 килобайт ) Кол-во скачиваний: 80
 wc09_63_glasser_paper.pdf ( 695.78 килобайт ) Кол-во скачиваний: 76
 wc09_63_glasser_pres_user.pdf ( 1.52 мегабайт ) Кол-во скачиваний: 59
 ta3_1_cummings_pres_user.pdf ( 2.19 мегабайт ) Кол-во скачиваний: 63

 

[Кнкн]

Статьи + презентации.

Большое спасибо!

[Мур]

https://dvteclipse.com/documentation/sv/index.html

[Мур]

Мужички, кто поможет?
Почти год пытаюсь достать книгу Практикум по проектированию на языках VerilogHDL и SystemVerilog Мурсаев А.Х., Бурнаева Э.Г.
https://lanbook.com/catalog/informatika/pra...ystemverilog-4/

И на книжную балку заказывал ...и в Белгород на главпочтампт ...и командировочным.
Самое ужасное, что ВСЕ мои попытки найти в интеренете заканчивались кидком. Потратил уже денег на две таких книги!

Может оно того и не стоит? Кто поделится впечатлениями об творении?

Спасибо

[andrew_b]

Может оно того и не стоит? Кто поделится впечатлениями об творении?

Уже судя по тому, что авторы описание схемы упорно называют программой, книга очень мягко говоря не очень.

[Мур]

Уже судя по тому, что авторы описание схемы упорно называют программой, книга очень мягко говоря не очень.

...ну это известная оплошность. Тут надо просто оговаривать применение. Если описывается архитектура,-то это работа с дизайном(синтезируемое подмножество языка). Но если тестбенч, то это уже может быть и программа..

Как только появится возможность поиметь текст книги слезно прошу в личку дать натырку. ...или сам файл. Спасибо!
...Вот только когда это будет?...

[ViKo]

Даже стиральная машина болтает труселя и носки в барабане по программе.
А язык SystemVerilog описывает программу поведения схемы.
Если придираться, то к содержимому книги, а не терминам.

[Мур]

Даже стиральная машина болтает труселя и носки в барабане по программе. Если придираться, то к содержимому, а не терминам.

Да как ни крути!..
В вашем случае,- ПЛИС это форма барабана, её объем, материал, количество точек крепления оси и тип передачи с движка. Это как периферия к внешнему интеллектуальному звену. Программистом выступает хозяйка, которая знает, что она бросает в барабан, задает режимы, вливает моющее средство и дает пуск на определенное время. Более низко уровневый программист описывает логику стирки и драйвер по управлению двигателем во ВНЕШНЕМ по отношению к барабану интеллектуальном звене.
....Даже если взять вариант, что это звено будет внутри ПЛИС будет описан вычислитель с определенной системой команд, памятью и внешними интерфейсами. ВСЕ! Это потом нужно ОТДЕЛЬНО программировать на ДРУГОМ языке...

язык SystemVerilog описывает программу поведения схемы

...вы не внимательны! Достоинство SV в ориентации на тестирование, а значит хорош в тестбенчах! А это не обязательно синтезабельность. Там вольностей больше. Можно и программные трюки писать. В создании дизайна пишут не программу, а поведение. Причем число "программных счетчиков" равно числу процессов (а это тысячи!!!)

[ViKo]

...вы не внимательны! Достоинство SV в ориентации на тестирование, а значит хорош в тестбенчах! А это не обязательно синтезабельность. Там вольностей больше. Можно и программные трюки писать. В создании дизайна пишут не программу, а поведение. Причем число "программных счетчиков" равно числу процессов (а это тысячи!!!)

Пишут программу поведения во времени. А не просто статическую схему описывают. Кончайте придираться, займитесь изучением. Я по книжке Stuart Sutherland "SystemVerilog for Design" учился.
(программа - она всегда во времени)

[Мур]

Пишут программу поведения во времени. А не просто статическую схему описывают. Кончайте придираться, займитесь изучением. Я по книжке Stuart Sutherland "SystemVerilog for Design" учился.
(программа - она всегда во времени)

Ну не существует статических цифровых схем!.. Это не критерий.
...Могу согласиться с вами только для варианта микропрограммного автомата, который проблемно ориентирован и не обладает универсальностью\гибкостью. Его поведение жестко и известно заранее. Но как только вы вводите в систему возможность внешней смены режимов на вариантность(по ходу использования архитектурного фрагмента),- появляется выбор в поведении. Некое поведение. Предсказуемое. Некая программа...

Я бы сказал, что речь для ПЛИС идет о создании архитектур, которые можно программировать на другом языке(машинных кодах, ассемблере и т.п.)