RISC-V, Полностью открытый МК Опции

[ataradov]

"50 hardware instructions" - где-то я уже это слышал.

И ARM Thumb, и любой другой RISC. Полный набор инструкций RISC-V гораздо больше и сравним с ARM-v7. Этот - аналог Cortex-M0.

Но где сейчас эти PIC-и? Ушли куда-то во внутренности DC/DC или выродились в MIPS-ы

PIC-и удивительным образом все-еще продаются в огромных количествах, как бы мне и вам ни хотелось, чтобы они померли.

Вся шумиха только из-за призыва перевести разработки в Калифрнию, чистая политика.

Конкретно этот чип делается в университете Колумбии.

Разработка архитектуры начата в университете Беркли, но никакой особой политики тут нет и продолжается разработка всем миром.

[AlexandrY]

И ARM Thumb, и любой другой RISC. Полный набор инструкций RISC-V гораздо больше и сравним с ARM-v7. Этот - аналог Cortex-M0.

Давайте линки на свою инфу.
Фишка RISC-V в том и заключается, что они заморозили свой ISA на вечно. Так и пишут. И там 50 инструкций. Это чтобы проприетарщики могли его расширять никого не спрашивая как им угодно.
Эт такая хитрая бизнес модель, видимо расчитанная, что все ардуинщики резко начнут расширять ISA микроархитектур.
А у ARMv8 уже 1070 инструкций.

[ataradov]

Давайте линки на свою инфу.

Вот официальный документ https://www2.eecs.berkeley.edu/Pubs/TechRpt...ECS-2014-54.pdf Уже тут больше 100 инструкций описано, а с расширениями L, C, B, T и P. Оно легко к той-же 1000 придет. И никто их не замораживал, но конкретный набор инструкций еще обсуждается и полностью не определен. Есть несколько конкурирующих версий, но как я понимаю ни одна из них официально не выпущена и одобрена Беркли, так что ссылок на них я сейчас не найду.

Фишка RISC-V в том и заключается, что они заморозили свой ISA на вечно. Так и пишут.

Где пишут? Стандарт полнон фраз типа "This chapter is a placeholder for a future standard extension ...".

А то, что частные компании могут свой вариант предложить - так в этом ничего плохого нет, так и задумано - собрать предложения со всех, утвердить лучшее. Так как компиляторы тоже UC Berkeley поддерживаются, от закрытых инструкций толку мало.

Но все это не важно - не хотите поддерживать, не поддерживайте, авторы переживут.

WikiPedia говорит, что "As of 2016, version 2.1 of the userspace ISA is fixed", но это относится только к версии 2.1. Это не означает, что развитие вообще остановлено.

Более актуальный стандарт тут https://riscv.org/specifications/ , но как оттуда извлечь прямую ссылку на PDF я не знаю.

Сообщение отредактировал ataradov - Nov 24 2016, 08:54

[AlexandrY]

Более актуальный стандарт тут https://riscv.org/specifications/ , но как оттуда извлечь прямую ссылку на PDF я не знаю.

По правде говоря меня этот RISC-V не интересует, но забавно как его интерпретируют.
Вот статья сегодня пришла со спамом

Т.е. обозреватель особо не верит в их "стандарты"

[Lerk]

Т.е. обозреватель особо не верит в их "стандарты"

А кто такой этот обозреватель?) Мне вот в институте (мифи), один доцент говорил, что тех. процесс ниже 45 нм не пойдет, потому что это физически невозможно... Причем когда он это говорил, у IBM уже были опытные чипы по 32нм.

Что касается RISC-V, то в ближайшей перспективе(1-2 года) уже будут серийные чипы(не от этих краудфандинговых ребят). Подписывайтесь на соотв. ветки рассылок, если интересно реальное положение дел.

[Obam]

Кто тут не мог выкачать?
[attachment=104283:riscv_spec_v2.1.pdf]
[attachment=104284:EECS_2016_118.pdf]

[jcxz]

Можно конкретный пример? Какой чип от TI и номер документа от ARM? Я открыл DS на LPC11U14 и описание на несколько компонентов из PrimeCell, и сходства не нашел.

Я работал в Tiva (TM4C129DNCPDT) с DMA. Он там как указано: "ARM ® PrimeCell ® 32-channel configurable µDMA controller"

[zltigo]

Что касается RISC-V, то в ближайшей перспективе(1-2 года) уже будут серийные чипы(не от этих краудфандинговых ребят). Подписывайтесь на соотв. ветки рассылок, если интересно реальное положение дел.

Как человеку сугубо приземленному, состояние дел с одним из претендентов в добавок к ДЕСЯТКАМ уже имеющихся ядер, совершенно не интересно.
Если им заинтересуются производители микроконтроллеров, воплотят в продукты, причем продукты с ИНТЕРЕСНОЙ периферией (пофиг ядро), если сделают нормальные коммерческие компиляторы, а не как у многих редких ядер ничего кроме, как на живую нитку сметанного GCC, то тогда и буду интересоваться и работать.

[ataradov]

Кто тут не мог выкачать?

Скачать-то можно, а вот прямую ссылку получить - нельзя.

[Lerk]

Если им заинтересуются производители...

Ну, время быстро бежит: http://www.ixbt.com/news/2016/11/25/samsung-risc-v-iot.html

[Obam]

Скачать-то можно, а вот прямую ссылку получить - нельзя.

Не надо бояться в исходный код страницы заглядывать
https://content.riscv.org/wp-content/upload...v-spec-v2.1.pdf - это ж оно?

[zltigo]

Ну, время быстро бежит: http://www.ixbt.com/news/2016/11/25/samsung-risc-v-iot.html

Конкурент M0, который нынче оптом от полубакса стоит, причем с периферией? Это сколько-же с этой суммы ARM наваривается, дабы на нем сэкономить ?
С вероятностью 99% могу предположить, что монстры типа Samsung будут пользовать это открытое ядро для закрытия . Добавят командочек своих, получат свою уникальную фирмварь и давай клепать продукт "отличный" от других.

[Shivers]

Так а всеж таки, зарелизена уже какаято ISA, рекомендованная к производству и имеющая рабочий тулчейн, или это все пока прожекты на будущее?

[ataradov]

Так а всеж таки, зарелизена уже какаято ISA, рекомендованная к производству и имеющая рабочий тулчейн, или это все пока прожекты на будущее?

Как сказано выше - "As of 2016, version 2.1 of the userspace ISA is fixed". Есть поддержка GCC/Clang/GDB и всего прочего необходимого.

[AlexandrY]

Как сказано выше - "As of 2016, version 2.1 of the userspace ISA is fixed". Есть поддержка GCC/Clang/GDB и всего прочего необходимого.

Опять сегодня спамил меня этот RISC-V
На этот раз у них какой-то прорыв с отладочными средствами - http://embedded-computing.com/news/risc-v-...dasip-ultrasoc/

И тут я читаю такое - https://www.codasip.com/2016/09/22/what-is-...you-should-too/
Оказывается RISC-V это не процессор, а просто тупой набор команд!
И реально общих и гарантированных команд там все таки 50, а остальное это фантазии и опции.

Просто ARM свою ISA не дает никому использовать для собственных процесоров. Типа как не давать свою музыку к чужим стихам.
Т.е. дело вовсе не в лицензии на ядро. Она будет требоваться и у RISC-V, ибо опенсорсные поделки точно никто не будет юзать.

А вот в чем дело я немного уже не догоняю.