A new concept in Frequency Synthesis, Новая структура синтезатора частоты Опции

[Vitaly_K]

Спасибо Александру Ченакину, что подсказал адрес этого форума. Даже не ожидал, что такое может быть, - так много о синтезаторах частоты. Давно интересуюсь этой тематикой, и есть у меня одна идея, которую хотелось бы здесь обсудить.
Это структура простого, однопетлевого синтезатора, которая, будучи воплощённой в интегральном чипе, могла бы, как мне кажется, в ряде областей применения конкурировать со сложными многопетлевыми системами. Суть идеи изложена в статье “A new concept in Frequency Synthesis”, Microwave Product Digest, Oct. 2010. Проще всего её можно достичь, набрав в Google слова <Vitaly Koslov>.
Есть также и продолжение, выйдет в февральском номере этого же журнала. Это уже попытка реализовать идею на FPGA c «обвеской» на печатной плате. Статья готова к печати, и я мог бы её переслать, если кого-то заинтересует.
Надеюсь на встречу на этом форуме и буду рад, если кто выскажется критически об этой идее, возможно, я в чём-то и ошибаюсь.

[VCO]

Спасибо, статью ещё не прочёл (дико занят), а уже интересно! Не могли бы Вы прислать статью полностью на E-mail: pmyto@mail.ru

[Vitaly_K]

Спасибо, статью ещё не прочёл (дико занят), а уже интересно! Не могли бы Вы прислать статью полностью на E-mail: pmyto@mail.ru

Отправил обе статьи.

[ledum]

Статья эта? http://www.mpdigest.com/issue/Articles/201...aly/Default.asp - язык как-то очень непривычный. Нужно время

[Chenakin]

Спасибо Александру Ченакину, что подсказал адрес этого форума. Даже не ожидал, что такое может быть, - так много о синтезаторах частоты. Давно интересуюсь этой тематикой, и есть у меня одна идея, которую хотелось бы здесь обсудить.

Виталий, рад, что Вы тоже подключились!
С Виталием знаком заочно уже давно, стараюсь всячески ему помочь в продвижении его идей. Идея интересная, но не всё так просто. К сожалению, получение хороших характеристик (по словам Виталия, и я склонен с ним согласиться) может потребовать изготовления специализированного чипа, что далеко не всякий может себе позволить (если Вы только не Hittite или ADI). Тем не менее, рациональное зерно явно присутствует, рекомендую Всем отнестись внимательно.
Виталий, возможно, у Вас есть описание на русском?

[тау]

Надеюсь на встречу на этом форуме и буду рад, если кто выскажется критически об этой идее, возможно, я в чём-то и ошибаюсь.

мне кажется что шумы в петле будут больше зависеть от шумов питания RS триггеров чем от фазовых шумов опоры/VCO.
на Fig2 приведены временные диаграммы для некоторого частного случая, интересно что будет если коэффициент "fractional value q/R" равен например 4/3 ?
Очепятка по ссылке в фразе "A Phase Splitter generates on its K=2k outputs the pulse sequences of frequency Fr=Rfr/q, on average, where q=2n" видимо 2 в степени должно быть.

Сообщение отредактировал тау - Jan 26 2011, 18:17

[Vitaly_K]

Виталий, рад, что Вы тоже подключились!
С Виталием знаком заочно уже давно, стараюсь всячески ему помочь в продвижении его идей. Идея интересная, но не всё так просто. К сожалению, получение хороших характеристик (по словам Виталия, и я склонен с ним согласиться) может потребовать изготовления специализированного чипа, что далеко не всякий может себе позволить (если Вы только не Hittite или ADI). Тем не менее, рациональное зерно явно присутствует, рекомендую Всем отнестись внимательно.
Виталий, возможно, у Вас есть описание на русском?

Александр, спасибо за поддержку. На русском нет, но могу сделать, если будет к этому интерес.

[Vitaly_K]

мне кажется что шумы в петле будут больше зависеть от шумов питания RS триггеров чем от фазовых шумов опоры/VCO.
на Fig2 приведены временные диаграммы для некоторого частного случая, интересно что будет если коэффициент "fractional value q/R" равен например 4/3 ?
Очепятка по ссылке в фразе "A Phase Splitter generates on its K=2k outputs the pulse sequences of frequency Fr=Rfr/q, on average, where q=2n" видимо 2 в степени должно быть.

Относительно шумов. Если Вы и правы, то тогда давайте заменим упрощённый вариант DAC, показанный на схеме для большей ясности, на классический, как те, которые, например, использует ADI в своих DDSs. Об этом сказано в конце статьи. С шумами-то у них всё в порядке.
Случай 4/3 ведь тоже частный. Можно и для него нарисовать диаграммы. Как это делается – есть в описании к патенту, ссылка на который в статье имеется. Скажу только, что брать упомянутое отношение слишком малым, скажем, меньшим, чем 2, нежелательно, так как соответственно сокращается рабочая область статической фазовой характеристики. Ещё дополнительно она сокращается в варианте PDS-DS из-за дельта-сигма модуляции.
За замеченную «опучатку» большое спасибо. Вот уже налицо польза от форума – впредь буду более внимательным.

[Vitaly_K]

на Fig2 приведены временные диаграммы для некоторого частного случая, интересно что будет если коэффициент "fractional value q/R" равен например 4/3 ?

Я Вам ответил относительно частного случая, но только сейчас до меня дошло, почему Вы называете случай частным, который показан на Fig.2. Так что мой ответ оказался не по существу Вашего вопроса, и теперь попытаюсь исправиться. Там частоты сигнала и опоры равны. Это потому, что так проще было показать, что в итоге деление частот в петле отсутствует, сравнение фаз происходит на исходных частотах. А Вы хотели бы увидеть случай, как теперь понимаю, когда частоты неравные, т.е. присутствует дробность, и куда она потом девается.
Хорошо, у меня под рукой есть рисунок, когда частоты соотносятся как 5/4. Прилагаю его. Накапливающие сумматоры – 4-разрядные. Числовые значения кодов на их входах – 4 и 5 (соответственно с отношением частот). В каждой из 16 расщеплённых фаз дробность присутствует, а в суммарном сигнале, на выходе DAC, её нет. Там только постоянная составляющая Ес для управлением ГУНом и пилообразные компоненты исходных частот, легко устраняемые фильтром ФНЧ.

Эскизы прикрепленных изображений

 

[khach]

На FPGA полностью реализовать вряд ли получится- джиттер уж слишком велик у них, а тут несколько асинхронных клоковых доменов получается (ну или со сдвигом по фазе). Так что FPGA+ TXDAC+ мелкая логика или CPLD отдельные, на каждый ФД- отдельная CPLD. С другой стороны, для адекватного понимания хотелось бы посмотреть, как это работает в частотной области, т.е как спектры каждого ФД суммируются с весовыми коэффициентами в DACе или резисторах. Притом спектры реальные, а не идеальные палки. Модель что-ли матлабовскую какую нарисовать было бы неплохо для понимания. Ну и самое главное- какой выигрыш эта система дает по сравнению с существующими, особенно по сравнению с ФАПЧ с опорой на DDS? Наилучшее решение наверно- макет с двумя синтезаторами- классикой и обсуждаемым, общим VCO, и два измеренных спектра для сравнения.

[тау]

Там частоты сигнала и опоры равны. Это потому, что так проще было показать, что в итоге деление частот в петле отсутствует, сравнение фаз происходит на исходных частотах. А Вы хотели бы увидеть случай, как теперь понимаю, когда частоты неравные, т.е. присутствует дробность, и куда она потом девается.

Вы правильно поняли, именно так я и хотел рассмотреть

Хорошо, у меня под рукой есть рисунок, когда частоты соотносятся как 5/4. Прилагаю его. Накапливающие сумматоры – 4-разрядные. Числовые значения кодов на их входах – 4 и 5 (соответственно с отношением частот). В каждой из 16 расщеплённых фаз дробность присутствует, а в суммарном сигнале, на выходе DAC, её нет. Там только постоянная составляющая Ес для управлением ГУНом и пилообразные компоненты исходных частот, легко устраняемые фильтром ФНЧ.

Спасибо большое, вечером рассмотрю подробнее.

Относительно шумов. Если Вы и правы, то тогда давайте заменим упрощённый вариант DAC, показанный на схеме для большей ясности, на классический, как те, которые, например, использует ADI в своих DDSs. Об этом сказано в конце статьи. С шумами-то у них всё в порядке.

У DDS на выходе отсутствует VCO. Аддитивный шум с питания с уровнем 10nV/sqr(Hz) для выхода DDS будет один , а после модуляции через VCO совсем другой, весьма большой для октавного VCO в районе 1GHz. пмсм.

[Vitaly_K]

На FPGA полностью реализовать вряд ли получится- джиттер уж слишком велик у них, а тут несколько асинхронных клоковых доменов получается (ну или со сдвигом по фазе). Так что FPGA+ TXDAC+ мелкая логика или CPLD отдельные, на каждый ФД- отдельная CPLD. С другой стороны, для адекватного понимания хотелось бы посмотреть, как это работает в частотной области, т.е как спектры каждого ФД суммируются с весовыми коэффициентами в DACе или резисторах. Притом спектры реальные, а не идеальные палки. Модель что-ли матлабовскую какую нарисовать было бы неплохо для понимания. Ну и самое главное- какой выигрыш эта система дает по сравнению с существующими, особенно по сравнению с ФАПЧ с опорой на DDS? Наилучшее решение наверно- макет с двумя синтезаторами- классикой и обсуждаемым, общим VCO, и два измеренных спектра для сравнения.

На FPGA (а3р250 фирмы Actel) проект полностью реализован, о чём вторая статья в MPD; могу выслать - PDF-файл на 4МВ, приложить не получается, форум такие объёмы не допускает. Это синтезатор октавного диапазона, до 2ГГц с шагом сетки 1-2Гц. Результаты получены скромные, но из-за простоты, суть дешевизны, и такой синтезатор мог бы найти кое-где применение.
Конечно же, Вы правы – FPGA это не заказной чип, и с ним проблематично получить достойные результаты. В упомянутом проекте, чтобы снизить уровень «спуров», использована идея предпочтительных кодов. Опорный канал 32-разрядный, управляется кодом R; сигнальный – 8-разрядный, управляется кодом С. Одна и та же частота на выходе может быть получена различными комбинациями кодов R и C. Выбираются лучшие, чтобы обеспечить «спуры» не выше -70dBc. Комбинации этих кодов записываются в таблицу, типа LUT в синтезаторах DDS.
Модель имеется, прилагаю её. Она для двух вариантов – PDS (с матрицей R2R для компенсации помех дробности в младших разрядах) и PDS-DS (с дельта-сигма модуляцией для той же цели).
О сравнении на двух макетах не совсем понятно. Что такое классика? В любом случае пока идея PDS не будет воплощёна в заказном чипе, мы не будем иметь предмета для сравнения. А пока что имеем, фигурально выражаясь, «Запорожец» против “Maserati”.

Прикрепленные файлы

 PDS_SpursCalc.zip ( 337.35 килобайт ) Кол-во скачиваний: 99

 

[rloc]

Это структура простого, однопетлевого синтезатора, которая, будучи воплощённой в интегральном чипе, могла бы, как мне кажется, в ряде областей применения конкурировать со сложными многопетлевыми системами.

Хотелось бы навести немного критики.

В первой части статьи очень слабо освещены уже существующие наработки и соответственно небольшой список литературы. На мой взгляд технологии, встречающиеся в различной литературе под названиями "Bandpass sigma-delta modulator" или "Tunable sigma-delta modulator" в сочетании с "Multibit" и "DDS", имееют более универсальное применение при таких же характеристиках SFDR, уровня шума в рассматриваемой полосе и центральной частоте, к тому же многие из них имеют практическую реализацию в интегральном исполнении, чаще для внутреннего применения. Также хочется отметить, что при использовании технологии "Quantization noise shaping", на классических DAC (даже с разрядностью 8 бит) можно получить очень неплохие характеристики.
С точки зрения практической реализации рассматриваемой схемы, я бы добавил в выходном каскаде перед резисторами DAC меширующий мультиплексор для лучшей рандомизации выходного сигнала.

[Vitaly_K]

Хотелось бы навести немного критики.
В первой части статьи очень слабо освещены уже существующие наработки и соответственно небольшой список литературы. На мой взгляд технологии, встречающиеся в различной литературе под названиями "Bandpass sigma-delta modulator" или "Tunable sigma-delta modulator" в сочетании с "Multibit" и "DDS", имееют более универсальное применение при таких же характеристиках SFDR, уровня шума в рассматриваемой полосе и центральной частоте, к тому же многие из них имеют практическую реализацию в интегральном исполнении, чаще для внутреннего применения. Также хочется отметить, что при использовании технологии "Quantization noise shaping", на классических DAC (даже с разрядностью 8 бит) можно получить очень неплохие характеристики.
С точки зрения практической реализации рассматриваемой схемы, я бы добавил в выходном каскаде перед резисторами DAC меширующий мультиплексор для лучшей рандомизации выходного сигнала.

Критика это хорошо, но хотелось бы поконкретней. Пожалуйста, назовите вполне определённую модель синтезатора частоты, с которым можно было бы провести сравнение. По поводу списка литература согласен, можно было бы его расширить. Относительно добавок, возможно, это и даст дополнительные улучшения, но давайте пока обойдёмся без этого, разберёмся сначала с тем, что имеем.

[khach]

Спасибо за статью. В качестве референционных я бы предложил выбрать ADF4113 и ADF4193. Первый- как бы стандарт для целочисленного синтеза. Второй- имеет дробный синтез и наворочнный выход- можно моделировать различные схемы аналоговой части ФД.
Сравнивать по критерию- фазовые шумы, время захвата петли.
Кстати, вопрос, как мультибитовость (или многоканальность ФД) будут влиять на процесс захвата петли?
По поводу макета- делать микросхему наверно пока рановато. Можно взять MAX9382 MAX9383 и сваять на них макет- нормальные дискретные ФД до 400 Мгц.