Убрать stubs и завершить цепи в плате PCAD (>1000 проблем) Опции

[Tiger]

Здравствуйте

Есть плата в PCAD, не очень-то и простая (DDR2, PCIe - 20 страниц схематики итого). Мы ее получили от субконтрактора, который, в принципе, условия контракта выполнил (из этой платы можно сгенерить герберы и девайс работает), но проблемы в том, что там свыше 1000 проблем, которые сводятся к двум основным типам:
1. Не доведенные до конца цепи (примерно 0.01мм остаток), что дает кучу резинок
2. И stubs от контактных площадок у компонентов, такой же длины, что дает вторую половину кучи резинок.

На Герберах, разумеется, этого всего не видно, поскольку резинки не выходят за пределы контактных площадок. Мы сейчас хотим эту плату изменить, но при таком количестве недоразведенных дорожек - и пытаться не стоит.

Первопричина проблемы, полагаю, состоит в том, что плата роутилась в чем-то еще (схематика вообще сделана в Оркаде, синхронизироваться с ней через втягивание платы в Аллегро - отдельная задача), а потом ее затянули в PCAD, записали файл в формате PCAD и таким отдали нам. В процессе импорта, видимо, были указаны дюймы, которые милсы, а при импорте указали мм. Ну вот и получилось так. Раздолбайство это было обычное, или попытка поднять дополнительные деньги на саппорте - не важно сейчас.

Еще одна проблема - constraints нет, от слова совсем, даже дифпары не указаны как дифпары, если не считать названия цепей N и P.

Собственно, хочется спросить совета, что тут можно сделать (кроме очевидного - потребовать с субконтрактора промежуточные файлы со всего маршрута, но там будут свои проблемы). В голову приходит несколько вариантов:
1) Выкинуть его в Specctra и там доразвести автоматом - в смысле, написать do-файл, который проведет оставшиеся проводники 4mils до точки соединения и убьет незавершенные stubs короче тех же 4 mils. Минус - не умею я писать do-файлы и не знаю, можно ли так сделать вообще.
2) Втянуть во что-то более приличное (Altium, Allegro, PADS) через PDIF и доразвести там автоматом. Попробовал - плата после импорта была жестоко обругана DRC, а править существующие дефолтные рулеса, чтобы его заткнуть и предохранить при доразводке дифпары и length matching (constraints-то нет) от оптимизации - это, опять же, огромный геморрой. Понятно, делать-то это все равно потом придется, но как-то сразу не хочется вкладывать массу своего времени непонятно в какого качества дизайн.

Что посоветуете? Я в Альтиуме-Аллегре больше работаю, может для PCAD есть какие-то стандартные решения...

[musa]

Что посоветуете?

Все зависит от версии Пикада. 2006 этим грешит если исходник делали в более ранних версиях. Посмотрите в заголовке версию исходника. Если что то сохраните в ASCII и откройте в более раних версиях.

[_4afc_]

1. Не доведенные до конца цепи (примерно 0.01мм остаток), что дает кучу резинок
2. И stubs от контактных площадок у компонентов, такой же длины, что дает вторую половину кучи резинок.

Сленг ваш не понял, но в PCAD2006 Tools->CompleteRouteToPadCenter должно хватить.

[musa]

должно хватить.

Что то не очень помогает.

[Tiger]

Сленг ваш не понял, но в PCAD2006 Tools->CompleteRouteToPadCenter должно хватить.

Спасибо, приду завтра на работу и посмотрю. Дома у меня ни файлов дизайна, не PCAD 2006 нет, кстати, на работе мы это в PCAD2004 смотрели. В нем CompleteRouteToPadCenter, насколько я понимаю, нет.

А CompleteRouteToPadCenter обращает внимание на DRC и constraints? Откуда он узнает, какой толщины дорожка должна до-роутиться? Берет уже имеющуюся?

Ratsnest = резинки. Все мои знакомые их резинками называют

Все зависит от версии Пикада. 2006 этим грешит если исходник делали в более ранних версиях. Посмотрите в заголовке версию исходника. Если что то сохраните в ASCII и откройте в более раних версиях.

Спасибо, попробую. Проблема, правда, что PCAD 2002 на Рутрекере нет, непонятно где брать. Ну да ладно, найду, в конце концов.
Есть аналогичный дизайн от этого же субконтрактора, там в заголовке написано "P-CAD 2002 PCB V17.00.50, P-CAD 2002 PCB Binary (Rev 6)".

Мне кажется, дело тут не в версии PCAD, а в том, что дюймовый дизайн открыли с установками в метрической системе. Но надо открывать и пробовать, конечно.

Сообщение отредактировал Tiger - Nov 12 2017, 12:48

[musa]

PCAD 2002 на Рутрекере нет, непонятно где брать.

Ну есть и другие места.

[ViKo]

Здесь есть, никуда ходить искать не надо.

[PCBtech]

Есть плата в PCAD, не очень-то и простая (DDR2, PCIe - 20 страниц схематики итого). ......
Что посоветуете? Я в Альтиуме-Аллегре больше работаю, может для PCAD есть какие-то стандартные решения...

Есть конвертер из PCAD2006 ASCII в Allegro PCB.
Перекиньте мне плату, я попробую сконвертировать.
Потом в Allegro есть функция в меню "довести трассы до центров площадок", она 99% ваших проблем должна решить.
Ну и корректировать проект с DDR2 в Allegro гораздо проще и приятнее, чем в PCAD/Altium.

[Tiger]

Есть конвертер из PCAD2006 ASCII в Allegro PCB.
Перекиньте мне плату, я попробую сконвертировать.
Потом в Allegro есть функция в меню "довести трассы до центров площадок", она 99% ваших проблем должна решить.
Ну и корректировать проект с DDR2 в Allegro гораздо проще и приятнее, чем в PCAD/Altium.

Конечно приятнее, кто б спорил
Втянуть в Аллегро я и сам втянул, через PDIF, но все равно спасибо! Там mapping файл для установки соответствий слоев ручками надо делать в процессе импорта, и именно ручками, поскольку если, например, полу-родным Altium-ом попытаться втянуть этот PDIF в автомате, он у меня все (ВСЕ!!!) контактные площадки на TOP переносит. Тем не менее, Altium нормально импортирует, но именно PCB, а не PDIF.

Насчет функции Аллегро "довести трассы до центров площадок" - грехи, то бишь нарушенные дефолтные рулеса Аллегро не дают, они очень грубые. Вначале их надо поправить, а потом уже доразводить, иначе Аллегро посылает далеко посредством около 5000 DRC Errors. У меня, увы, нет сейчас дизайна под рукой, из которых я бы мог constraints импортом-экспортом втянуть в мою плату, завтра вот буду их долго ручками вбивать, пока DRC не заткнется. А потом и авто-доведу.

[musa]

Здесь есть

Сюда его еще не пустят. Он должен пройти "посвящение"

[ViKo]

Сюда его еще не пустят. Он должен пройти "посвящение"

Ага, так точно. Но это дело нехитрое, статус позволяет.

[_4afc_]

Спасибо, приду завтра на работу и посмотрю. Дома у меня ни файлов дизайна, не PCAD 2006 нет, кстати, на работе мы это в PCAD2004 смотрели. В нем CompleteRouteToPadCenter, насколько я понимаю, нет.

У меня 2006 с двумя сервиспаками. Когда открываю чужую плату всегда есть что-то недоведённое.
Ещё помогает загрузить *.Net, после этого ниразу руками не дорисовывал.

А CompleteRouteToPadCenter обращает внимание на DRC и constraints? Откуда он узнает, какой толщины дорожка должна до-роутиться? Берет уже имеющуюся?

Насколькоя я понял дорисовывает тем типоч что близе к центру пада.

Ratsnest = резинки. Все мои знакомые их резинками называют

Мне кажется, дело тут не в версии PCAD, а в том, что дюймовый дизайн открыли с установками в метрической системе. Но надо открывать и пробовать, конечно.

У PCAD куча параметров не сохраняется или не берётся из PCB. Так что может предыдущий сохраненный на машине проект подпортил всё.

Что то не очень помогает.

Выложите пример - скажу что делать. Руки-то помнят, а голова не всегда...

PS: посмотрел сейчас - CompleteRouteToPadCente доводит одну из дорожек. Если их несколько - остаются короткие Ratsnest - это исправит загрузка *.Net.
А вот если разработчик поленился и не сделал так чтобы линии соединялись концами - тогда только ручками допиливать, но это глюк разработчика а не софта.

[Tiger]

Обновление:
Огромное спасибо всем за советы. Помогло, как бы это не казалось странным, загрузка проекта в PCAD 2002, как было указано в заголовке файла PCB. 69 ошибок всего осталось, и они мелкие. Проблема решена. *.net файла у меня нет, ну да 69 проводников уже легко ручками дорисовать.

Вторая часть Мерлезонского балета - это попытка втянуть дизайн через PDIF в Аллегро. То есть втягивается-то нормально, но, поскольку в PDIF нет constraints, то не происходит и соединения с полигонами: дефолтная толщина цепи = 0, clearance = 0 и вместо connectivity получается куча ratsnest-ов и DRC ошибок в местах соединения полигонов с проводниками и отверстиями. Это вопрос уже, наверное, в Кейденсовскую конференцию.

[PCBtech]

Обновление:
Огромное спасибо всем за советы. Помогло, как бы это не казалось странным, загрузка проекта в PCAD 2002, как было указано в заголовке файла PCB. 69 ошибок всего осталось, и они мелкие. Проблема решена. *.net файла у меня нет, ну да 69 проводников уже легко ручками дорисовать.

Вторая часть Мерлезонского балета - это попытка втянуть дизайн через PDIF в Аллегро. То есть втягивается-то нормально, но, поскольку в PDIF нет constraints, то не происходит и соединения с полигонами: дефолтная толщина цепи = 0, clearance = 0 и вместо connectivity получается куча ratsnest-ов и DRC ошибок в местах соединения полигонов с проводниками и отверстиями. Это вопрос уже, наверное, в Кейденсовскую конференцию.

Не надо PDIF, сохраните PCAD ASCII и пришлите мне, я вам сделаю BRD файл Allegro.

[musa]

попытка втянуть дизайн через PDIF в Аллегро.

Ну и зачем вам это нужно. Не боитесь при импорте что то незаметить и получить большую проблему потом. В любом подобном импорте есть нюансы.