Virtex5 FFT на 2048, проблемы с памятью BRAM Опции

[gibson1980]

Как то давно возникла у меня проблема, только счас про нее вспомнил
Есть корка БПФ на 2048 16ти разрядная, все работает нормально, но при включении глобальной оптимизации в MAP часть блочной памяти оказывается не подключенной и ISE ее выбрасывает. Что я вижу в итоге. БПФ данные запрашивает, адреса идут, данные поступают, на выходе тоже адреса есть, но все данные по нулям. При включении ГО выскакивает такие предупреждения:

Код

WARNING:Xst:2887 - Input pin I1 of
   MAIN/Inst_pbm_bpf_modul/inst_bpf_2048/blk000007c0 is unconnected. The
   function of the LUT depends on this pin. Leaving this pin unconnected will
   result in unpredictable behaviour. The pin has been tied off to logic zero to
   remove this unpredictability.

А вопрос в том как это побороть или как ISEу запретить оптимизировать этот модуль Core FFT? Может кто сталкивался?
Еще такой момент, у FFT есть 2 типа памяти, распределенная и блочная, в проекте есть еще одна корка FFT но маленькая, так вот там используется распределенная память и с ГО и без него все работает нормально, в моем случае эта память не активна, оно и понятно, ресурсы ПЛИСа то не резиновые

[aabmail]

Здравствуйте!
FFT (из coregen) на Virtex-5 я использовал, и точно могу сказать, что ISE ничего не выбрасывал.
Возможно, у вас сократилось что-то иное, что повлело за собой сокращение FFT.

[gibson1980]

Ой не знаю, при включении ГО данные исчезают только с выхода FFT, на вход то они поступают, я их вижу...
А вы в своем проекте включали ГО и данные нормально обрабатывались?

Сообщение отредактировал gibson1980 - Mar 2 2014, 14:49

[aabmail]

Ой не знаю, при включении ГО данные исчезают только с выхода FFT, на вход то они поступают, я их вижу...
А вы в своем проекте включали ГО и данные нормально обрабатывались?

Оптимизация по умолчанию включена. Я ее не менял.

Посоветовал бы создать пустой проект, в который включить FFT. Входные данные сгенерировать. Выходные данные данные вывести на ноги ПЛИС.

[gibson1980]

На ноги смысла не вижу выводить, данные выводятся на монитор через USB, они либо есть либо нет...
Еще такой момент, данные исчезают если корка FFT сгенерирована как Radix-2 (оба варианта), если Pipelined то все выводится, но и место занимает соответственно сильно много (около 30%), а на Radix-4 разводка просто вылетает как раз на процессе ГО

[gibson1980]

... И все таки, можно ли и если можно то как в ISE запретить глобальную оптимизацию отдельного модуля или IP корки?

Сообщение отредактировал gibson1980 - Mar 4 2014, 08:19

[o_khavin]

... И все таки, можно ли и если можно то как в ISE запретить глобальную оптимизацию отдельного модуля или IP корки?

Судя по фразе из описания этой опции на сайте: "When this property is set to True (checkbox is checked), Map performs global optimization routines on the fully assembled netlist before mapping the design." этот вид оптимизации применяется ко всему дизайну целиком.
Это мои личные заключения, я могу быть и не прав.

[gibson1980]

На то она и глобальная
Просто я думал может можно заданные модули из нее исключить...

Сообщение отредактировал gibson1980 - Mar 4 2014, 14:43

[o_khavin]

Похоже, что там какой-то отдельный от всего остального злой алгоритм, т.к. Xilinx даже partitions не советует использовать одновременно с этой оптимизацией. Что, кстати, косвенно намекает на вероятность использования этих partitions для решения Вашей проблемы. Но я не стал бы идти против рекомендаций производителя.