Программируемые пользователем логические матрицы (Field-Programmable Gate Array, FPGA, ППЛМ) являются устройствами, содержащими массив логических элементов, и могут программироваться посредством JTAG-интерфейса выделенным устройством на плате, содержащей ППЛМ, а также внешней системой через PCIe (Peripheral Component Interconnect Express), Ethernet или любой другой доступный интерфейс. ППЛМ хранят конфигурацию в оперативной памяти, благодаря этому количество циклов их перепрограммирования практически неограничено, но ее содержимое теряется каждый раз после выключения питания. Чаще всего конфигурация ППЛМ хранится во внешней Flash-памяти и загружается в ППЛМ при включении питания.
На рисунке представлена обобщенная архитектура ППЛМ. Она включает в себя логические блоки, ячейки ввода-вывода, линии задержки, ФАПЧ-генераторы, блоки оперативной памяти и коммутационную матрицу. Современные ППЛМ могут включать в себя также аппаратные блоки интерфейсов ввода-вывода (PCIe, Ethernet, Rocket I/O), контроллеров памяти (DDRx) и процессорных ядер, например, Power PC в Xilinx Virtex-5, ARM в ППЛМ производства компаний Xilinx и Altera.
Следуя за развитием полупроводниковых технологий, компании Xilinx и Altera представили новые серии ППЛМ, выполненные по 28-нм техпроцессу (Virtex7 производства Xilinx, Stratix-V- Altera). Данные серии сочетают в себе высокую скорость работы, пониженное напряжение питания ядра ППЛМ (до 0,9 В) и малое суммарное энергопотребление. Помимо выпуска новых серий ППЛМ, Xilinx и Altera сосредотачивают свои усилия на развитии инструментов разработки – оптимизации алгоритмов синтеза логики, топологии связей, анализа временных характеристик и энергопотребления.
.jpg)
Цель данной статьи – ознакомить с типовыми техниками разработки проектов на базе ППЛМ, используемыми для этого устройствами и программным обеспечением.
Читать дальше
Сообщение отредактировал Terraelectronica - Jul 24 2018, 14:36
Путь разработки проекта на FPGA
Jul 24 2018, 14:36
