PLL от Cyclone 10 LP не моделируется в Modelsim, не выход в состояние locked Опции

[AVR]

Использую Quartus Prime 17.1.0 build 590 + Modelsim Intel FPGA starter edition 10.5b.
Есть пример с PLL, который легко запустить - просто файл sim.bat, только пути поправить:
 test_pll.zip ( 7.06 килобайт ) Кол-во скачиваний: 12

Наблюдается странная проблема:

Делаю резет как положено, на вход 200 МГц, что допустимо, тем более в симуляторе. Locked никогда не поднимается. Что я делаю не так?

Читал о всех возможных причинах неработоспособности PLL при моделировании - отсутствие сброса, инициализации, недостаточная точность модели, но у меня ведь 1ns/1ps и этого достаточно.
Самое интересное, что внутри компонента altlvds_rx встроенный в него PLL работает в модели, а ведь там то же самое altpll.

[warrior-2001]

Приветствую.
Даю наводку - а что за порт такой у pll - inclk0(inclk0)?
И где он на времянке?

[AVR]

Даю наводку - а что за порт такой у pll - inclk0(inclk0)?
И где он на времянке?

Ох елки, это эпический фейспалм с пробитием моей пустой черепной коробки...
Тем не менее, после исправления - результат такой же. Неделю назад пробовал аналогичный пример в составе другого проекта, тогда я подать входную частоту не забыл. Результат все равно - на выходах Z.

Вот версия с исправлением:
 test_pll2.zip ( 7.19 килобайт ) Кол-во скачиваний: 9

Не работает все равно. Выведены внутренние сигналы модели PLL, этих сигналов там много. Многие висят в Z состоянии. Не понимаю почему. Входная тактовая теперь видна.

Сообщение отредактировал AVR - Aug 24 2018, 09:39

[Sergey_Bekrenyov]

Ох елки, это эпический фейспалм с пробитием моей пустой черепной коробки...
Тем не менее, после исправления - результат такой же. Неделю назад пробовал аналогичный пример в составе другого проекта, тогда я подать входную частоту не забыл. Результат все равно - на выходах Z.

Вот версия с исправлением:
 test_pll2.zip ( 7.19 килобайт ) Кол-во скачиваний: 9

Не работает все равно. Выведены внутренние сигналы модели PLL, этих сигналов там много. Многие висят в Z состоянии. Не понимаю почему. Входная тактовая теперь видна.

еще в Cyclone V надо было модель PLL использовать, а не файл для синтеза. У Вас скорее всего Modelsim пишет warning типа "PLL is not bound"

поищите у себя в папке проекта msim_setup.tcl и проверьте какой файл команда "com" компилирует

[AVR]

еще в Cyclone V надо было модель PLL использовать, а не файл для синтеза. У Вас скорее всего Modelsim пишет warning типа "PLL is not bound"
поищите у себя в папке проекта msim_setup.tcl и проверьте какой файл команда "com" компилирует

Вот том то и беда, что не припоминаю такого варнинга, ни единой ошибки. Самое смешное что в altlvds_rx/tx если включать PLL - всё прекрасно моделируется! Но отдельный PLL я ничего не компилирую, вот что есть в связке Quartus+Modelsim - то и должно по идее быть идеально совместимо между собой.

[Sergey_Bekrenyov]

.. вот что есть в связке Quartus+Modelsim - то и должно по идее быть идеально совместимо между собой.

Нy ведь и программировать надо без ошибок в идеальном случае

Я лучше сам напишу скрипт и буду свои ошибки исправлять, а не "индийского GUI" ( привет Кузьмичу )