Версия для печати темы

Нажмите сюда для просмотра этой темы в обычном формате

Форум разработчиков электроники ELECTRONIX.ru _ Mentor-ExpeditionPCB _ MG Expedition ликбез ...

Автор: 3.14 Feb 8 2006, 15:20

Как перетащить компонент с частью разведенных дорожек?
А то в режиме разводки корпус не "зацепляется" и наоборот.
Еще, что то автоматическая переразводка при перетаскивании компонента работает так криво, что приходится сначала отрубать кончики линий у компонента а потом перетаскивать и доводить линии, может что посоветуете, ну или хотя бы как эту "дрянь" выключить?

Автор: fill Feb 8 2006, 17:43

Place > Move Circuit

Автор: 3.14 Feb 8 2006, 22:12

Спасибо.
Еще, потерял ссылку на "инструктаж" перевода PCAD <-> WG, не подскажите?
Экспериментировал с трансляцией с год назад, из воспоминаний только то что безсмысленно конвертировать PCAD-овские файлы в WG (слишком много руками править) да и к тому же конвертировала только определенная версия CAMCAD PCBtranslator, как сейчас обстоят дела, может появился "нормальный" конвертер?

Автор: 3.14 Feb 9 2006, 06:49

Еще,
объединил шину в группу и указал максимальный разбег в длинне 5мм , развел, тыкаю кнопку tune, а он вместо выравнивания просто сокращает пути (разрешил все возможные типы выравнивания). Хотя в ReviewHazards появляется ошибка на разбег в длинах на эти цепи.

Автор: fill Feb 9 2006, 12:11

Цитата(3.14 @ Feb 9 2006, 01:12) *
Спасибо.
Еще, потерял ссылку на "инструктаж" перевода PCAD <-> WG, не подскажите?
Экспериментировал с трансляцией с год назад, из воспоминаний только то что безсмысленно конвертировать PCAD-овские файлы в WG (слишком много руками править) да и к тому же конвертировала только определенная версия CAMCAD PCBtranslator, как сейчас обстоят дела, может появился "нормальный" конвертер?


PCAD(схема)--->DxDesigner
PCAD(плата)--->PADS_Layout--->ExpeditionPCB
все родное от ментора

Цитата(3.14 @ Feb 9 2006, 09:49) *
Еще,
объединил шину в группу и указал максимальный разбег в длинне 5мм , развел, тыкаю кнопку tune, а он вместо выравнивания просто сокращает пути (разрешил все возможные типы выравнивания). Хотя в ReviewHazards появляется ошибка на разбег в длинах на эти цепи.


Symptoms
Trouble getting nets to tune

Tuning does not work

Nets fail to tune
Causes
Most likely, either there is an incorrect spelling or syntax in the tuning parameters, or more likely the tolerances and/or tuning constraints and/or space available in which to tune prevent the algorithm from being able to tune to said tolerances, restraints and parameters. Or, not all the nets involved in the tuning "equation" are fully routed (in which case, the algorithm will not even attempt a tuning).
Solutions
The following is a checklist for the more common causes of tuning failure or poor tuning results:

1 - ALL nets involved in a tuning "equation" (that is, both nets of a diff pair, all nets of a match set, all nets interrelated by Delay Formulas equations you've set up, ...) MUST be 100% routed before ANY of them will tune. Please check that the nets you are trying to tune, plus any nets to which or to equations involving which you are trying to tune them, are fully routed.

2 - Fixed or locked trace segments cannot be modified. Therefore, to ensure tunability, please ensure as far as is feasible that all segments of all nets to be tuned are unfixed and unlocked.

3 - Tolerances. In the Net Properties dialog (or the equivalent area in CES), there are tolerance values for diff pair tuning, match sets, and delay formulas. If these tolerances are so tight that the tuning algorithm cannot adhere to them, it will often abandon the attempt. You need to ensure that these tolerances are realistic, taking into account the other restrictions (below) - in other words, for example, if all number of tuning patterns are allowed and there's stacks of board space available around the traces of the net to be tuned, a fine tolerance will probably still work... While experimenting with getting tuning to work, and seeking to eliminate any other possible reason preventing successful tuning, I would suggest slackening these tolerances considerably, even if only to tighten them again once you've established that tuning will work on the design. And please also check that the _type_ of units in the tolerances corresponds to that in the values - i.e. time with time, or length with length.

4 - Editor Control Tuning Tab. As above, if the restrictions are so tight that the tuning algorithm cannot tune within the specified tolerances, it will likely not tune at all. Again, for experimentation I would initially allow all patterns, and reduce minimum values to 0 and maximum values to an inproportionately large value. These can be tightened to reasonable design requirements once it is established that the tuning algorithm is working successfully (please note use of Online DRC for verifying tuning results), although again, one must be realistic in the restrictions one imposes, they must of course satisfy board design requirements, but must also satisfy feasibility for the algorithm!

5 - Space is required to tune! Ensure as far as possible that there is plenty of routable free space on the board in which to tune the appropriate signals. NB the tuning algorithm does NOT reroute, change layers, et al. for the purposes of completing the most effective tuning result possible. The design must prepare a realistic layout for tuning. Very often, bringing a signal out into open space will make all the difference, and enable the tuning algoithm to complete an effective tuning result. Effective use of space AND LAYERS by the designer is critical as an input to the tuning. If all else fails, try experimenting by bringing the signals to be tuned out into open board space, and retry.

6 - This relates also to #4 above. It is usually adviseable to route and tune the most critical signals first, and work down from there towards the least critical nets. This will ensure (see #4 above) maximum space and therefore maximum tuning capability and best results for the most critical nets.

7 - Are one or more of the nets in question DIFF PAIR nets? If ANY diff pair nets are involved, then ALL Online DRC Diff Pair violations for them MUST be cleared before the tuning algorithm with ATTEMPT to tune.

8 - If all else fails, double-check the Net Properties settings to ensure that the tuning parameters are correctly defined, there are no typos, and in particular that the syntax of t.he Delay Formulas definitions, if applicable, if correct throughout. If needs be, start with a simple test involving one or two cells in the table, and work up from there.

Автор: 3.14 Feb 9 2006, 14:22

Спасибо, помогло.
Я скачал расширенный тренинг по экспедишн, там разделе согласованных длин диф.пар сказано:
>>Если у нескольких дифференциальных пар должна быть согласованная длина:
>>Определите их в одну группу согласованной длины.
>>Вручную подстройте каждую дифференциальную пару.
>>Tune — дифференциальные пары согласуются друг с другом.
Не понял, это что, надо в ручную "вырисовывать" нужную длину, тогда кнопка tune что при этом добавит?

Автор: fill Feb 9 2006, 14:40

Это означает что Tune касается выравнивания длины между парами, а не в паре. Т.е диф. пару разводчик сам ведет совместно (рядышком друг с другом) и поэтому доп. выравнивание внутри ее не делает. Бывают случаи когда нужно точно согласовать длину внутри пары (получилось расхождение за счет разных хвостиков подключения к пинам) вот их и можно подстроить только вручную.

Автор: 3.14 Feb 9 2006, 15:11

Еще,
в рекламных проспектах писали что экспедишн может сохранять волновое сопротивление диф.пары когда разбивается препятствиями (изменяет расстояние между линиями и изменяет ширину линий). Я пользуюсь 2004.1, ничего подобного при интерактивной трассировке я не наблюдаю sad.gif
Еще,
средствами экспедишина можно расчитывать зазор для диф.пар при заданной ширине линий, а то задать волновое сопротивление "одиночных" линий - пожалуйста, а для дифпар сам считай и зазор в свойствах вбивай sad.gif

Автор: fill Feb 9 2006, 15:29

1. Чего-то не помню такого про Expedition. Киньте ссылку на первоисточник.
2. См.

Автор: 3.14 Feb 9 2006, 16:01

1. Может у меня глюки smile.gif, если найду ...
2. Извините за ламерство, но откуда запускается этот stckup editor, я все кнопки экспедишина обсмотрел, не нашел. Единственно что заметил - setap parameters / layer stackup - options - там считается ширина линий исходя из волнового сопротивления, но непонял в чем смысл такого окна если в настройках зазоров то же расчитывается.

Автор: fill Feb 9 2006, 17:43

w00t.gif
Под окном stackup editor видите торчит окно CES, а оно становится доступным если в настройках проекта указать (включить галочку) что для настроек ограничений надо использовать CES (старый способ - меню Net_Clearance и Net_Properies при этом исчезают, как из DC\DV\DxD так и из Expedition, А ПОЯВЛЯЕТСЯ

Автор: 3.14 Feb 10 2006, 07:46

Спасибо, еще,
несколько диф.пар идет с разъема на на две нагрузки (для каждой пары), длины их должны быть выровнены на обоих сегментах, насколько я заметил экспедишн выравнивает общую длину, что посоветуете?

Автор: fill Feb 10 2006, 09:00

http://electronix.ru/redirect.php?ftp://ftp.inlinegroup.ru/output/exp_movie/Diff_clk.avi

Автор: 3.14 Feb 13 2006, 13:05

Я отстутствовал, может файл уже удален, никак не могу скачать sad.gif
Еще, не пойму, развожу группу дифпар, после того как сигнал разведен линия связи изменяет цвет но не исчезает?

Автор: fill Feb 13 2006, 13:10

Файл на месте. Скорее всего просто вы 11-й пользователь (у нас ограничение не более 10-ти). "Стучитесь" пока не попадете в "избранные" smile.gif

Автор: 3.14 Feb 14 2006, 06:31

А где кодек для просмотра взять, полагаю он идет с программой записи клипа?

Автор: fill Feb 14 2006, 08:53

А найти в директории загрузки единственный файл с расширением *.exe трудно?

Автор: 3.14 Feb 14 2006, 15:35

Никак немогу снова попасть на ФТП, может из этого ролика я уясню ...
"Запарился", простая шина идет с одного источника на два приемника, важен разбег пошине но не важен разбег между группами нагрузок. Топологически делаю Т-образную шину, как сказать экспедишину чтобы он контролировал разбег отростков, причем разные отростки в разных группах?
Я пробовал указывать различную топологию трассировки цепи, не особо помогло sad.gif


 

Автор: fill Feb 14 2006, 15:53

Кодек можете скачать и с сайта производителя http://electronix.ru/redirect.php?http://www.techsmith.com/download/codecs.asp.
В видео у меня показан пример построения разветвления с использованием пинов сопротивления, вам скорее всего надо будет делать (судя по картинке) с виртуальными пинами. Все это можно сделать только через CES.

Автор: 3.14 Feb 14 2006, 16:00

CES внедрили начиная с какого релиза? У меня ISD2004, в настройках проекта на нашел такового.
Еще, в экспедишине имеется возможность такого:
1) выделяеш нужный сегмент линии
2) указываеш нужную длинну
3) он автоматом ее дополняет
???

Автор: fill Feb 14 2006, 16:12

ISD2004_Sp1, но для вашего случае лучше поставить Exp2005 (там появились новые разновидности топологий, почитайте в http://electronix.ru/forum/index.php?showtopic=10621&st=0 там в ee2005_rus.pdf это частично описанно).

Автор: 3.14 Feb 15 2006, 06:21

Еще,
можно чтобы в экспедишине на пинах имена цепей писались, а то как ориентироваться на плате не удобно.

Автор: fill Feb 15 2006, 09:58

Нет. Менторовцы не понимают зачем это по большому счету нужно.
По идее можно попробовать организовать это через Automation, но у меня нет времени этим заниматься, да и задача больше для программистов, а не разработчиков.

Автор: Duke_N Feb 15 2006, 17:39

Возможно ли в Expedition скопировать графический обьект из одного проекта в другой?

Автор: dxp Feb 16 2006, 05:38

Цитата(fill @ Feb 15 2006, 15:58) *
Цитата(3.14 @ Feb 15 2006, 09:21) *

Еще,
можно чтобы в экспедишине на пинах имена цепей писались, а то как ориентироваться на плате не удобно.


Нет. Менторовцы не понимают зачем это по большому счету нужно.

Как это не понимают? Очевидно же - удобство совсем другого уровня, когда смотришь на плату и сразу видишь, где и что находится. Сразу легко ориентироваться. Фича-то элементарная.

 

Автор: fill Feb 16 2006, 10:00

Цитата(Duke_N @ Feb 15 2006, 20:39) *
Возможно ли в Expedition скопировать графический обьект из одного проекта в другой?


Для начала объсните что это за объект и почему его нельзя было сделать нормальной повторяемой библиотечной ячейкой?

Автор: 3.14 Feb 16 2006, 16:27

Ну например, к FPGA плдвел сигналы ЦАП в одном слое, по ходу разводки решил что надо перенести ЦАП на другие пины. В "любой" системе можно отрезать крайний сегмент линий соединенных с FPGA, обновить нетлист, перенести всю топологию с корпусом, повернуть на нужный угол а потом просто довести отрезанные сегменты до новых пинов FPGA. Как это сделать в экспедишине я не знаю , уже задолбался (переразводить шины при каждой перестановке), т.к. place/move таскает корпуса с разведенными линиями а отрезанные он пытается переразвести ну и тут ...

Автор: fill Feb 16 2006, 17:10

Place>Move_Circuit (при выполнении меню по ПКМ режимы Rip_Up)
А также возможно фиксация трасс перед передвижением.

Автор: 3.14 Feb 17 2006, 06:53

Еще,
в экспедишине можно в pcb добавить переходные отверстия и коединить их с землей (для лучшего соединения между планами). Пока делаю это через обавление компонентов пинов в проекте, но это очень не удобно да и к тому же это чисто конструктивная особенность которой незачем фигурировать на схеме.

Автор: fill Feb 17 2006, 10:01

Edit>Place>Via

Как создать матрицу переходных см. Array_via.avi (место знаете, к концу дня попробую перекачать все мои видео сюда в ...upload/PCB/mentor_movie)

Автор: 3.14 Feb 17 2006, 10:45

Большое спасибо за помощь!
Наконец развел первую плату в экспедишине, четырехдневная плата заняла 2 недели. Длины линий все-таки пришлось в ручную доводить (не все линии смогла выровнять).

Автор: fill Feb 17 2006, 11:54

Ну это не долго на первый раз.
А что значит пришлось в ручную доводить? Руками рисовали гармошки? Или все же использовали помощь как в Tuning_interactive.avi (без этого показанную плату пожалуй вообще не сделаешь, слишком много связей завязанны друг с другом, трогаешь одну - нужно изменять десятки biggrin.gif )

Автор: 3.14 Feb 17 2006, 11:59

Руками дорисовывал гормошки smile.gif (ох и криво получается) т.к. не все цепи после тюнинга соответствовали нужной длинне, а интерактивный тюннинг я отключил из-за жудких тормозов.
Еще вопросик,
можно на плату наставить "левых" корпусов из библиотеки?

Автор: fill Feb 17 2006, 12:30

Это называется Spare (запасные).
Нужно импортировать их из ЦБ через Library_Services (если они не использованы в схеме). Далее Place_Parts_and_Cells критерий Spare_By_... ).

Автор: Nixon Feb 17 2006, 13:45

2 3.14 Вам еще повезло smile.gif

 

Автор: AlexN Feb 17 2006, 13:51

ЧТо это было!?

Автор: fill Feb 17 2006, 14:05

В названии видно же - клавиатура

Автор: Nixon Feb 17 2006, 14:06

Пленка крышки секъюрного блока EPP клавиатуры банкомата. Должен честно сказать что я только правил ЭТО, разводил целиком не я.

Автор: 3.14 Feb 17 2006, 14:09

2 Nixon,
прикольно smile.gif

2 fill.
Транслирую проект в PCAD через CAMCAD PCB translator, топология конвертируется нормально, но вот со слоями маркировки беда, здорово разъезжаются позиционные обозначения, может что посоветуете.
Еще, планы "рисуются" не в стоях топологии и поэтому после конвертации от планов остаются только контуры, этоможно как то поправить?

Автор: fill Feb 17 2006, 15:00

Я проблемами обратного переноса не занимался.
По обозначениям надо смотреть что передаете, ведь в Expedition есть два объекта на шелкографии, начальная заготовка (Outline, Part_Number, Ref_Des) и обработанная (получается после SilkScreen_Generator, на слое SilkScreen_Layer).
Залитые планы через CAMCAD PCB translator вообще лучше не передавать, т.к при передаче тогда каждый штрих сетки становится самостоятельным контуром для заливки. Поэтому я всегда в CAMCAD PCB translator удалял заливку перед передачей в Expedition (иначе вместо одной большой области заливки, получишь 1000-и мелких областей).
У нас есть контакт с человеком который в данный момент дописывает прямой двунаправленный траслятор PCAD-Expedition (через месяц обещал коммерческую версию), тогда передачу можно будет упростить.

Автор: Gena2001 Feb 19 2006, 11:15

Можно ли при разводке выровнять переходные отверстия, например как это делается с корпусами?

Автор: Daniil anim Feb 19 2006, 21:32

2Gena2001:
Попробуйте задать в Editor Control-Grids сетку для via. Скажем 0,1, или ту, которая Вам больше подходит. И уже после этого ручками выравнивайте нужные Вам via.

Автор: Gena2001 Feb 20 2006, 11:44

ТО Daniil anim: Тоже можно сделать и с корпусами, однако есть спец. кнопки.

Автор: Krasilnikov Feb 21 2006, 13:42

Tuning_interactive.avi - а где лежит этот чудный файл?

Автор: fill Feb 21 2006, 13:58

...upload/PCB/mentor_movie - для "своих" w00t.gif
http://electronix.ru/redirect.php?ftp://ftp.inlinegroup.ru/output/exp_movie/ - для "терпеливых" smile.gif

Автор: Krasilnikov Feb 21 2006, 15:23

странно, но там нет такого файла

Автор: fill Feb 21 2006, 15:48

уже есть в обеих местах, только в первом он лежит глубже в поддиректории new

Автор: Krasilnikov Feb 21 2006, 16:01

да, спасибо большое! smile.gif

а все-таки, как получить диф пару с согласованной длиной проводников внутри нее в авто/интекрактивном режиме? Вручную скучно подгонять длины, да и не очень красиво получается smile.gif

Автор: fill Feb 22 2006, 11:46

Специального выравнивания для диф. пары нет, т.к при проводке пары система сама ведет проводники рядом и подключение к пинам старается сделать так чтобы длины были одинаковы. Т.е теоретически значительный разброс длины в паре может быть только при раздельной проводке проводов пары.

Автор: 3.14 Mar 5 2006, 15:31

Уже несколько раз ошибался в CellEditor-е, расставлю пины, а потом окажется что надо зеркально перевернуть (как минимум пины) весь компонент, такое можно сделать?

Автор: 3.14 Mar 5 2006, 19:17

Еще, как в Cell Editore при присвоении названия контактной площадке , осуществлять эту операцию сразу над группой площадок. А то такое тоскливое занятие 144 раза тыкать по пинам и отыскивать из списка в 50 разновидностей нужную, а потом еще для половины пинов осуществить разворот на 90 градусов и опять же каждый пин по отдельности sad.gif

Автор: fill Mar 6 2006, 09:43

См. Редактор Посадочных Мест (Cell Editor) в
http://electronix.ru/redirect.php?http://www.megratec.ru/download/163/168/

PS. Внимательно проходите тренинги (в них показано и SHIFT и CTRL)

Автор: 3.14 Mar 12 2006, 19:43

Чего то я не совсем пойму с поиском нарушения зазоров.
Рисую линию в в слое цепей, проходящую через несколько линий и план с землей, провожу DRC и никак не могу найти наличие ошибки в ReviewHazards.

Автор: Daniil anim Mar 12 2006, 19:58

3.14, Вы не забыли нажать кнопочку 'решётка' в меню Review Hazards - это кнопка обновляет результаты Batch DRC.

Автор: 3.14 Mar 12 2006, 20:13

Нет не забыл.

Еще, как настроить отоброжение слоев так чтобы на просматриваемом слое не отоброжались номера пинов и refdes от другого слоя, а то такая каша получается.

Автор: fill Mar 13 2006, 16:33

Цитата(3.14 @ Mar 12 2006, 22:43) *
Чего то я не совсем пойму с поиском нарушения зазоров.
Рисую линию в в слое цепей, проходящую через несколько линий и план с землей, провожу DRC и никак не могу найти наличие ошибки в ReviewHazards.


в RH меню Batch>Proximity
нарушение Regular_Trace_to_Regular_Trace

Цитата(3.14 @ Mar 12 2006, 23:13) *
Нет не забыл.

Еще, как настроить отоброжение слоев так чтобы на просматриваемом слое не отоброжались номера пинов и refdes от другого слоя, а то такая каша получается.


DisplayControl закладка Part подраздел Part_Items (выделен синим цветом) пункт Pin_Numbers галочка слева для Top справа для Bottom.
тоже самое в подразделе SilkScreen_Items (а может еще и в Assembly_Items) пункт Ref_Des

Автор: 3.14 Mar 13 2006, 18:47

1) спасибо, извиняюсь что сам не разглядел
2) как включить/выключить отображение это понятно, ну это же очень неудобно когда при смене слоя (например раз 10 за минуту) я должен лезть в настройки и перенастраивать отображение на интересующий слой (чтобы не путались под глазами номера пинов и поз.обозначения с неинтересующего слоя).

Автор: fill Mar 14 2006, 10:09

Сохраните настройки под разными именами и переключайтесь выбирая файл настроек в Display_Schemes.
Есть еще в закладке General подраздел Options пункт Display_Active_Layer_Only видимость только активного слоя (но это касается только трасс и площадок, номера пинов и RefDes это самостоятельные элементы).

Автор: Gena2001 Mar 31 2006, 11:33

При запуске Expedition PCB появляется меню, что значат позиции в нем?

 

Автор: fill Apr 3 2006, 08:56

Это различные типы лицензий которые выбирает легальный пользователь (из того за что он заплатил).
В приложении 3 варианта "сборок" и их опции.

Автор: Vadim Apr 6 2006, 14:03

Как разрешить ставить via на smd-пины? В Editor Control - Routes ставлю галку в Allow one additional via per SMD pin. Не помогает sad.gif И как запретить при ручной разводке проверять зазоры между объектами одной цепи (via и smd, например)? Как установить уникальные зазоры для объектов одной цепи?

Автор: fill Apr 6 2006, 14:16

Editor_Control>Pad_Entry секция Rules_for_selected_pads

Автор: Vadim Apr 6 2006, 14:39

Спасибо. Помогло частично. Теперь via ставятся непосредственно на smd, а рядом (при нарушении зазора via-smd) - ни в какую sad.gif Хочу, чтобы зазор via - smd, принадлежащих одной цепи, не проверялся(или установить его в 0). Как быть?

Автор: fill Apr 6 2006, 15:42

Там же есть галочки разрешения смещения от центра КП и размещения скраю и т.п.

Автор: Vadim Apr 7 2006, 05:25

Дык я ж их все включил!!!

Автор: AlexN Apr 7 2006, 09:52

надо настроить netclass and rules

 

Автор: Vadim Apr 7 2006, 10:50

Я уже думал в этом направлении smile.gif Таким образом мы добьемся не только того, что зазор via - pad, принадлежащих одной цепи, может быть равен нулю. Плюс ко всему имеем нулевой зазор между via - pad разных цепей (класс Default в Вашем примере). Как с такими правилами плату разводить? Вообще, раз зазоры устанавливаются для классов (для отдельных цепей почему-то нет), напрашивается вариант понасоздавать кучу классов (ровно столько, сколько цепей w00t.gif ). Только тогда этот метод прокатит...
Странно, в SPECCTRA и PADS настройки зазоров для элементов, принадлежащих одной цепи есть, а в Expedition - нет.

Автор: AlexN Apr 7 2006, 11:02

Вы абсолютно правы, я поторопился, просто когда-то делал для конкретной цепи, и задавал ей свой собственный класс, а для классов, содержащих более 1 цепи не проканает

Автор: fill Apr 7 2006, 13:42

Цитата(Vadim @ Apr 7 2006, 09:25) *
Дык я ж их все включил!!!


Дык все-то как раз и не надо, а только Allow_via_under_pad и Allow_off_pad_origin

Автор: kochkuroff Apr 8 2006, 11:02

А как работают Actual Plane Shapes? Как я понял они позволяют редактировать полигон уже после его генерации. Только, у меня не получается даже увидеть эти самые Actual Plane Shape, не то что редактировать, хотя их отображение я включил 8-)

Автор: fill Apr 10 2006, 11:34

http://electronix.ru/redirect.php?http://megratec.ru/data/ftp/demo_video_2006/PlanesActualPlaneShapes(APS).avi

Автор: Vadim Apr 13 2006, 09:08

Цитата(fill @ Apr 7 2006, 16:42) *
Цитата(Vadim @ Apr 7 2006, 09:25) *

Дык я ж их все включил!!!


Дык все-то как раз и не надо, а только Allow_via_under_pad и Allow_off_pad_origin

Если сделать так, то получается, что via ставятся и на smd и рядом (в том числе и с нулевым зазором). А вот запретить via на smd и установить зазор via-smd, принадлежащих одной цепи, равным нулю - это, как я понял, в Expedition сделать нельзя. К сожалению sad.gif

Автор: 3.14 Apr 24 2006, 14:51

Вот еще такой ворос.
Например, FPGA имеют целую кучу блокировочных конденсаторов, каждый раз расставлять которые не самое веселое занятие, посоветуйте плиз способ автоматизации. Посмотрел в сторону переиспользуемых блоков, показалось что слишком много геморою с созданием символа на блок.

Автор: fill Apr 24 2006, 16:31

1. На самом деле символ блока легко генерится на основе его подсхемы.
2. Не знаю как вы будете использовать Reusable_Block для FPGA в разных проектах, ведь по идее каждый проект FPGA по своему уникален (т.е будут меняться число задействованных контактов и т.п).
3. Если структура размещения рядная, то можно автоматизировать размещение используя размещение в матрицу.
4. Кстати можно попробовать сделать размещение заранее в шаблоне платы. Т.е при прямой аннотации из схемы в плату эти изначально запасные (Spare) компоненты станут задействованными и их не надо будет размещать.

Автор: 3.14 Apr 25 2006, 09:49

Какие условия должны выполняться чтобы правильно работало Place/CopyCircuit? Расположил FPAG и конденсаторы, развел питание, топология скопировалась (вместе с размещением) нормально (в проекте 2 FPGA). Добавил к этому "букету" конфигурационное ПЗУ и тут началось sad.gif ... В итоге получается так, выделяю всю кучу компонентов (кроме FPGA) все копируется нормально, но стоит выбрать саму FPGA как сразу появляется сообщение о невозможности найти эквивалентную чать, причем даже когда выбираеш только одну FPGA sad.gif

Автор: 3.14 Apr 25 2006, 10:03

Еще меня до трясучки доводит взаимосвязь углов входа отростков в линию и ширина линии. Это можно как то отключить или настроить?

 

Автор: fill Apr 25 2006, 10:10

Цитата(3.14 @ Apr 25 2006, 13:49) *
Какие условия должны выполняться чтобы правильно работало Place/CopyCircuit? Расположил FPAG и конденсаторы, развел питание, топология скопировалась (вместе с размещением) нормально (в проекте 2 FPGA). Добавил к этому "букету" конфигурационное ПЗУ и тут началось sad.gif ... В итоге получается так, выделяю всю кучу компонентов (кроме FPGA) все копируется нормально, но стоит выбрать саму FPGA как сразу появляется сообщение о невозможности найти эквивалентную чать, причем даже когда выбираеш только одну FPGA sad.gif


Не видя перед собой данного примера вряд ли смогу помочь (навернаяка есть какая-то причина в таком поведении системы, но какая мне в данный момент не понятно)

Автор: 3.14 Apr 25 2006, 10:32

Еще, в чем может быть глюк при перемещении топологии с компонентами, как видно из рисунков, при переносе остаются на старом месте части некоторых линий и перенос при этом перестает работать.

 

Автор: fill Apr 25 2006, 11:35

Цитата(3.14 @ Apr 25 2006, 14:32) *
Еще, в чем может быть глюк при перемещении топологии с компонентами, как видно из рисунков, при переносе остаются на старом месте части некоторых линий и перенос при этом перестает работать.


Перенос воспринимает трассы как fanout и соответственно двигает вместе с компонентом только если они меньше определенной длины (размер нигде точно не сформулирован, поэтому не знаю точных значений). В данном случае эти цепи он не воспринимает как fanout и поэтому оставляет их на месте, пытаясь после перемещения дотрассировать до них, в этом и проблема.

Цитата(3.14 @ Apr 25 2006, 14:03) *
Еще меня до трясучки доводит взаимосвязь углов входа отростков в линию и ширина линии. Это можно как то отключить или настроить?


Сразу точно и не вспомнить. Но если трассировать в интерактиве, чтобы по умолчанию иметь широкую трассу нужно включить Editor_Control>Routes>Expand_traces, также на поведение сильно влияют значения в рисунке над этим параметром.

Автор: 3.14 Apr 25 2006, 11:51

По поводу перемещения, это можно как то настроить?

Автор: 3.14 Apr 25 2006, 12:31

По поводу толщины линии на ответвлениях, как ни крути, если угол входа ответвления в линию не прямой она начинает свои изгибы за препядствия считать и сокращает толщину sad.gif

 

Автор: fill Apr 25 2006, 15:34

В хелпе найдите Pseudo Interconnect Rules правила по которым система работает

Автор: 3.14 Apr 26 2006, 07:18

Неловко беспокоить по пустякам, но я нигде в доке не нашел упоминаний о Pseudo Interconnect Rules sad.gif

Автор: fill Apr 26 2006, 15:24

См. рис.

Автор: 3.14 Apr 27 2006, 10:16

Можно как то самостоятельно "автоматизировать" добавление змейки (или хотя бы одного звена змейки) на линию? А то как получается, укажешь разбег в шине а експедишн обязательно процентов 30 линий не сможет выровнять и вот начинаеш дорисовывать змейки на остальных линиях, получается очень не красиво и долго.

Автор: fill Apr 27 2006, 10:30

Нет ничего невозможного. Возмите например за основу:
C:\MentorGraphics\2005EXP\SDD_HOME\standard\examples\pcb\Automation\Scripts\Spiral.vbs
скрипт создает спиралеобразную трассу


Кстати еще есть функция Hug_Trace которая делает отрезок новой трассы по образу и подобию или др. трассы или например указанного контура (например если надо чтобы проводимый сегмент трассы лег точно вдоль выбранного контура фигуры)

Автор: 3.14 May 2 2006, 11:31

Вот такой вопросик по DC.
Я практически все связи на схеме не рисую а использую bidirectional hiraсhical connector-ы (гораздо бысрее, да и особо не придираются).
В случае с FPGA очень часто приходится двигать шины туда-сюда по пинам. В PCAD-е это не представляло труда, просто копируеш нужные порты, расчищаешь место и вставляеш. А в DC, при копировании этих самых иерархических конекторов название цепей не сохраняется, и приходится все в ручную переписывать. Вот сейчас меня приспичило сдвинуть по часовой стрелке все линии (TQ208) на 8 пинов, это я буду с час тупейшей работай занят. Посоветуйте как быть, может я не теми конекторами пользуюсь ?

 

Автор: fill May 2 2006, 11:53

1. Tools>Options>Settings>Copy_Net_Names_with_wire - Yes
2. У вас имя принадлежит чему - коннектору или проводу. Если коннектору то копируется по умолчанию.
3. Имя на коннекторе и на проводе могут отличаться друг от друга
4. Есть команда Disconnect для отсоединения пинов символа от проводов. Соответственно после этого их можно будет просто двигать относительно друг друга.
5. Зачем двигать провода если можно быстро перенумеровать пины (Pin_Number)
6. Почему bidirectional hierarсhical connector-ы - схема что иерархическая (насколько видно она просто многолистовая)?

Автор: 3.14 May 2 2006, 12:16

Спасибо, пункт первый меня успокоил.
Имена я приписываю линиям, может правильнее их присваивать коннекторам?
А то сейчас чтоб название линии присвоить, приходится это делать дважды. Сначала назначить имя, потом уйти из свойств этой линии, а после еще раз назначить имя линии, только после этого появляется название на коннекторе.

Перенумеровывать пины очень не хочется, умру потом на отладке отыскивать с какого пина какой сигнал идет и наоборот. К тому же при таком виде рисуя схему зразу топологию прикидываешь.
Насчет выбора именно иерархических коннекторов, просто в самом начале, когда искал чем мне сигналы с одного листа на другой перетаскивать он мне попался. А разве он чем то плох для простых многолистовых схем?

Автор: fill May 2 2006, 12:39

1. Для показа продолжения цепей по листам есть to-page и from-page, появляются в меню ПКМ при рисовании wire (это Inter_page_connectors т.е межстраничные соединители, тип у них один но разная графика, есть еще и Intra_page_connectors - внутри страницы), в этом случае система проверяет продолжилась ли цепь на др. странице (или этой странице в случае Intra-page). Например поставили to-page на одной странице, а на другой забыли поставить from-page, тогда система предупредит что цепь должна продолжаться где-то на др. страницах но продолжения не видно.
2. На них нет имени, т.е просто подсоединяем их к названной цепи и все.
3. Иерахический используется для согласования по иерархии, т.е его имя в схеме должно ссответствовать имени пина на блочном символе этой схемы.

Автор: 3.14 May 3 2006, 06:55

Чего то с CES какие то вечные траблы происходят.
Почему-то в списке отсутсвуют некоторые цепи (GND и 3.3v), вечно ни с того ни с сего не может синхронизировать DC и Expedition, приходится мудрить со способами интеграции, перезапускать проект и пр. шаманством заниматься. Сейчас я вообще в осадке, при синхронизации, две цепи взяли и переименовались в 5v и ну хоть тресни ни туда ни сюда ...

Автор: 3.14 May 3 2006, 13:55

Еще вопросик по выравниванию длин линий.
Например, имею четыре линии, одна заведомо длинее остальных, в данном случае автоматическое выравнивание не срабатывает (да как и в большинстве моих случаев). Решил что надо выровнять длину по наидлиннейшей линии, зафиксировал три линии (вместе с самой длинной) пытаюсь автоматом удлиннить оставшуюся линию, но экспедишн не удлинняет эту линию, а как мне кажется приводит к среднему значению длинны всей шины. Может это как-то настраивается?

Извиняюсь, похоже поспешил с выводом. Все-таки выравнивание в экспедишине как игра в рулетку smile.gif

Автор: fill May 3 2006, 14:24

Цитата(3.14 @ May 3 2006, 10:55) *
Чего то с CES какие то вечные траблы происходят.
Почему-то в списке отсутсвуют некоторые цепи (GND и 3.3v), вечно ни с того ни с сего не может синхронизировать DC и Expedition, приходится мудрить со способами интеграции, перезапускать проект и пр. шаманством заниматься. Сейчас я вообще в осадке, при синхронизации, две цепи взяли и переименовались в 5v и ну хоть тресни ни туда ни сюда ...


Скорее всего они в списке питаний. Чтобы попали в общий список надо поставить на них галку Routable (CES>Edit>Design_Preferences>Powers_and_Grounds)

По поводу переименования - наверняка есть причина, но мне отсюда ее не видно (смогу сказать только если буду иметь этот проект).

На счет выравнивания тоже не смогу сказать не видя настроек проекта.

Автор: 3.14 May 4 2006, 08:15

При скруглении углов у меня минимальный радиус составляет 0.4мм, его можно уменьшить.
А то получается что на самых важных участках это скругление не работает.

 

Автор: fill May 4 2006, 08:52

Symptoms
getting the best results for rounded corners in differential pairs

Need to round traces corners

Rounded Corners

Differential pairs.
Causes
If your differential pairs are routed in 45 degree corners and you need to have corners rounded... You will see that in corners area the spacing between the two diff. pairs doesn't keep your defined space.
Solutions
If you defined your design to have rounded corners on your traces It is better to work with 90 degree corner traces and not as defaults setting.

Please open editor control -> Route Tab -> Uncheck the 45 degree option under route section.

Now you will be able to route in 90 degree corner

Select the corners to round.

open Modify Corners Icon

sent the minimum Radius to 14 and maximum to 20 and apply.

If needed you can move your corners (if small tuning is requires).

Автор: 3.14 May 5 2006, 12:05

Еще, когда укажешь на слое полигон, то после этого экспедишн не дает водить цепи которые присвоены к этому полигону sad.gif. Дело в том, что я потом это перетаскиваю в PCAD, а у того как правило проблемы возникают с отводами от SMD пинов к полигону.

Автор: fill May 6 2006, 09:47

Т.е насколько я понимаю у вас SMD пин находится внутри Plane_Area. Естественно в этом случае система считает что пин итак будет подсоединен через Plane_Processor.
Если все таки хотите проложить отрезок трассы от пина SMD до какого-либо места внутри полигона, то сделайте это в режиме рисования (Draw Mode). В свойствах (Properties) рисуемого объекта выбрать (Trace) и например нарисовать линию.

Автор: 3.14 May 10 2006, 09:57

А можно как-то из проекта DV-ExpeditionPCB получить BOM лист, который потом можно в TDD засунуть?

Автор: 3.14 May 10 2006, 12:09

Вроде как то разобрался (файл конфига прилагаю), вот только есть одна неприятность.
ГОСТ-ы и прочую ерунду я прикреплял на компонент в поле "Description", а это поле после рождения BOM пустое. Пробовал "Label" использовать, то же самое. А вот если, например, "IBIS" подставить, тогда нормально ...

 cdb2bom1.asc.txt ( 437 байт ) : 157
 

Автор: vetal May 10 2006, 12:31

Цитата
А можно как-то из проекта DV-ExpeditionPCB получить BOM лист, который потом можно в TDD засунуть?


Я так для эксперимента делал. Из DC/DV нужно только PartNumber и RefDes, вся остальная информация берется из базы TDD, в установочной директории даже пример есть.

Автор: fill May 10 2006, 13:56

Цитата(3.14 @ May 10 2006, 16:09) *
Вроде как то разобрался (файл конфига прилагаю), вот только есть одна неприятность.
ГОСТ-ы и прочую ерунду я прикреплял на компонент в поле "Description", а это поле после рождения BOM пустое. Пробовал "Label" использовать, то же самое. А вот если, например, "IBIS" подставить, тогда нормально ...


1. На размещенных в схеме символах есть Description? Если есть то возьмется.
2. Необязательно генерить прямо из схемы. Можно через Report_Writer создать практически любой отчет.

Автор: 3.14 May 10 2006, 14:38

На схеме в свойствах символов Description отсутсвует, хотя в либе прописаны четко. Я хотел разместить госты в Part Label, дык библиотекарь начинает странно ругаться.
В Report Writer потыкался, не понял даже как то что он родил сохранить smile.gif, не то жто уж заставить его родить BOM близкий к PCAD-овскому, хотя поле Description в его репорте правильное.

Автор: fill May 10 2006, 16:05

1. Чтобы атрибут Description автоматом ставился на символе в схеме его нужно включить в LM - зайти в Property_Definition_Editor и включить галочку слева
2. В конфиг файле для BOM изменить строчку:
VALUE "Description,40,Description"
3. По поводу Report_Writer - наиболее удобный вариант это просто взять базу данных, которую он создает при экстракте и открыть ее в Microsoft_Access, в котором и создать нужное форматирование (во всяком случае так предпочитают делать несколько наших пользователей).
4. Можно и через Part_Name, Part_Label - так работает генератор перечня из минска.

Автор: 3.14 May 10 2006, 16:10

Спасибо, буду пытать.
А как Part_Name, Part_Label могут правильно функционировать с русским текстом?

Автор: fill May 10 2006, 16:25

Проблемы только вводе в PDB (слишком умная система не дает ввести имя с "неправильными буквами"), но это можно обойти.
http://electronix.ru/redirect.php?http://megratec.ru/data/ftp/exp_movie/new/Cyrillic_in_PDB.avi

Автор: fill May 23 2006, 14:08

Цитата(3.14 @ Apr 25 2006, 14:32) *
Еще, в чем может быть глюк при перемещении топологии с компонентами, как видно из рисунков, при переносе остаются на старом месте части некоторых линий и перенос при этом перестает работать.


В новом релизе эта проблема будет решена.
www.megratec.ru/data/ftp/demo_video_2006/intra-design_copy_demo.avi

Автор: Vadim May 31 2006, 13:34

Цитата(Vadim @ Apr 6 2006, 17:03) *
Как разрешить ставить via на smd-пины? В Editor Control - Routes ставлю галку в Allow one additional via per SMD pin. Не помогает sad.gif И как запретить при ручной разводке проверять зазоры между объектами одной цепи (via и smd, например)? Как установить уникальные зазоры для объектов одной цепи?

Для себя проблему решил. В Pad Entry включаем галки Allow via under pad и Allow off pad origin (как советовал fill) плюс в Cell ставим Route Obstruct для via. Получаем то что надо: и зазор via - smd одной цепи не проверяется, и via на smd не лезут. Коряво, конечно, но иначе, по-моему, никак.

Автор: dmitry-tomsk May 31 2006, 17:14

Что за вредный зверь такой - Actual Plane Shapes в Expdition 2005?!? Кто знает как с ним бороться?

Автор: fill Jun 1 2006, 07:55

смотрите:
http://electronix.ru/redirect.php?http://megratec.ru/data/ftp/demo_video_2006/24_PlanesActualPlaneShapes(APS).rar

а также др. файлы из
http://electronix.ru/redirect.php?http://www.megratec.ru/download/163/168/?

Автор: nxn Jun 19 2006, 12:33

Цитата
В новом релизе эта проблема будет решена.
www.megratec.ru/data/ftp/demo_video_2006/intra-design_copy_demo.avi


Красивая команда. А, что за новый релиз? Что еще интересного в нем будет?

Автор: fill Jun 20 2006, 06:47

Релиз 2005_Sp1 (тестируется уже более 2-х месяцев). Должен скоро появится для всех пользователей.
Файла "What's new" мы пока не получили, поэтому могу поделиться только отрывочными сведениями:
- появится ICX_Pro_Verify
- расчет и генерация встроенных топологических компонентов (резисторы, кондеры и т.п), RF
- шинный планировщик-автотрассировщик
- IC_Package
- улучшения работы с дугообразными трассами
- автотрассировка на нескольких компьютерах (если проект очень большой) для сокращения времени автотрассировки

Автор: SHOE Jun 22 2006, 17:44

Получил проект *.dproj и несколько *.emf(многолистовая схема) + библиотеки. Необходимо конвертировать в SCH в P-CAD. Помогите, сам не справлюсь... Хотя-бы в PADS загнать, но я не знаю как! unsure.gif

Автор: dmitry-tomsk Jun 26 2006, 17:27

Подскажите, пожалуйста, как сделать несколько несколько переходных на один СМД вывод?

Автор: karabas Jun 30 2006, 17:31

Цитата(fill @ Feb 17 2006, 15:54) *
А что значит пришлось в ручную доводить? Руками рисовали гармошки? Или все же использовали помощь как в Tuning_interactive.avi (без этого показанную плату пожалуй вообще не сделаешь, слишком много связей завязанны друг с другом, трогаешь одну - нужно изменять десятки biggrin.gif )

Ув. Fill, просто ради любопытства - проект, показанный в ролике с платой "el3a.pcb" - реальный? Или он у вас, как у дистрибьютора, для демонстрирования возможностей expedition?

Автор: fill Jul 2 2006, 06:57

Реальный - одна из плат для Эльбруса (его обсуждение http://electronix.ru/redirect.php?http://www.fcenter.ru/online.shtml?articles/hardware/processors/15730).
Вот вам первый слой с реквизитами.

Автор: fill Jul 2 2006, 07:47

Цитата(dmitry-tomsk @ Jun 26 2006, 21:27) *
Подскажите, пожалуйста, как сделать несколько несколько переходных на один СМД вывод?


Setup>Editor_Control>Routes выключить Prevent_loops и включить Allow_one_additional_via_per_SMD_pin

Автор: dmitry-tomsk Jul 2 2006, 09:15

Спасибо большое! А если нужно три переходных? Раньше работал со SPECCTRA, там был redudant wiring в свойствах трасс. Нет ли в Expedition чего-нибудь подобного? Заметил, что можно сделать несколько переходных при условии, что мышкой переходные не корректировать, иначе все переходные исчезают.

Автор: fill Jul 4 2006, 08:31

Доп. регулировок нет. Можно добавить хоть 10 переходных и добиться того чтобы при сдвиге переходных ничего не исчезало (надо просто некой последовательностью своих действий добиться того чтобы система перестала воспринимать эти отрезки как fanout-ы).

Автор: atlantic Jul 6 2006, 14:48

Просьба ногами не бить, если этот вопрос уже обсуждался.
Есть ли опция панорамирования в Expedition, как в Specctre?(чтоб можно было зацентрировать изображение вида платы одним кликом) , или тот Pan который в Expedition более удобный? у меня просто изображение улетает, надо несколько интераций чтоб сделать нужный вид, как народ с этим живет, неудобно ведь.

Автор: fill Jul 6 2006, 16:29

Это вопрос привычки (надо просто не дергать сильно мыш - она работает динамически, чем дальше отклонить от точки нажатия тем быстрее сдвиг). Я также постоянно использую Stroke (Черточки). Мне например наоборот пана из Expedition не хватает в др. редакторах.

Автор: atlantic Jul 6 2006, 16:40

а настроить pan в Expedition как Specctre нельзя ?, просто привычка очень сильная и этот менторовский пан ну просто раздражает, просто очень это странно масштабирование у них как и у спектры а пан свой.

Автор: AlexN Jul 7 2006, 03:08

Цитата(fill @ Jul 6 2006, 19:29) *
Цитата(atlantic @ Jul 6 2006, 18:48) *

Просьба ногами не бить, если этот вопрос уже обсуждался.
Есть ли опция панорамирования в Expedition, как в Specctre?(чтоб можно было зацентрировать изображение вида платы одним кликом) , или тот Pan который в Expedition более удобный? у меня просто изображение улетает, надо несколько интераций чтоб сделать нужный вид, как народ с этим живет, неудобно ведь.


Это вопрос привычки (надо просто не дергать сильно мыш - она работает динамически, чем дальше отклонить от точки нажатия тем быстрее сдвиг). Я также постоянно использую Stroke (Черточки). Мне например наоборот пана из Expedition не хватает в др. редакторах.


есть еще настройка в Display Control вкладка General есть параметр Pan Sensitivity=8 (по умолчанию), если поставить меньше (у меня 4) - то вполне комфортно.

Автор: atlantic Jul 7 2006, 11:42

Спасибо за ответы, действительно нужно привыкнуть и будет удобно.
Вот нашел(описан в хелпе) пан типа классического(клик или горячая клавиша центрируют изображение по указателю мыши)
только более продвинутый:
1.сначала подводим указатель мыши к тому месту, которое хотим поставить по центру или в другое место.
2.<CTRL>(удерживать)+<правая кнопка мыши>(удерживать)
3.потом перемещаем указатель в требуемое место(при этом появляется резиновая нить), отпускаем(кнопку мыши), изображение панорамируется.

Автор: Porychik Kize Jul 21 2006, 06:10

В первый раз общаюсь с ExpPCB, поэтому несколько параламерских вопросов.

1. Попробовал поставить Exedition_Flow_2005SP1, путь проектирования DxDesigner-ExpPCB. В меню выбора устанавливаемых компонентов отметил галками все опции подряд, т.к. пока не понимаю, какие компоненты для чего нужны. В итоге после инсталляции не увидел ожидаемых TAU/ICX - Почему???

2.Для самого первоначального освоения пакета какие конкретно тренинги необ. прочитать:
- по редактору DxDesigner???
- по работе с библиотеками???
- как создавать свои компоненты
- по простейшим приемам работы с топологическим редактором???
- что-то еще???

3. куда надо сбросить библиотеки с библиотечного CD и как их подключить для работы в проектах???

Заранее благодарен за ответы

Автор: fill Jul 24 2006, 09:25

1. Должно было установится.

2. Если понимаете на английском то лучше сразу
Library_Manager_for_DxDesigner_to (http://www.megratec.ru/download/160/?theme=1833&)
и Тренинг по схемному редактору DxDesigner и его связи с ExpeditonPCB (http://www.megratec.ru/download/160/?theme=1995&)
по топологии начинать с http://electronix.ru/redirect.php?http://www.megratec.ru/download/160/?theme=1827&

3. библиотеки с CD предназначены для работы без ЦБ (старый способ - вся информация о упаковке содержится на символах - кстати это подходит и для работы с PADS) - просто копируете на диск, где угодно (как подключать посмотрите аналогично в тренинге http://electronix.ru/redirect.php?http://www.megratec.ru/download/160/?theme=1825&amp%3b%29
если нужна ЦБ для начала (новый способ работы) то http://electronix.ru/redirect.php?http://www.megratec.ru/data/ftp/exp_docs/Central_Library_DxD.rar

Автор: 3.14 Aug 1 2006, 05:58

Еще.
Как в экспедишине при переносе компонентов задействовать клавиатуру, чтоб шагало по сетке? А то сейчас только мышкой очень не удобно.
Можно как-то настроить чтоб при переносе компонентов на экране как-то фигурировало его старое потожение?

Автор: fill Aug 1 2006, 08:38

А стрелки на клавиатуре у вас что не работают, просто выберите компонент (не в команде move) и жмите на стрелки?

По поводу второго вопроса с трудом представляю зачем это нужно?

Автор: 3.14 Aug 1 2006, 09:17

Вы не поверите, до того пока Вы не ответили, не работали (причем это всегда так раздражало) smile.gif.
2) Это удобно когда мышью переносиш.

Автор: 3.14 Aug 4 2006, 12:26

Все-таки чего-то со слоями маркировке при трансляции в PCAD не то ...
После трансляции, положение шрифта меняется (страшнее что меняется угол ориентации).
Причем, как видно, рисунок маркировки получен генератором (класная штука biggrin.gif ) просто игнорируется.
Как видно из второго рисунка, положение шрифта маркировки в трансляторе нормальное, транслирую абсолютно все слои.

 

Автор: fill Aug 4 2006, 12:56

В Expedition имеется 4 типа RefDes (2 на SilkScreen и 2 на Assembly).
Посмотрите внимательно в CAMCAD-е есть ли они все там и на каких слоях раположены. При экспорте CAMCAD-а есть диалог мапирования слоев. Вполне возможно или там произошла подмена или слои обработанных (т.е. с толщиной) RefDes попали в номера слоев которые не видны внутри PCAD.

Вполне возможно что на изображении сейчас вы видите или изображение с Assembly или библиотечное раположение.

Кстати внутри CAMCAD есть редактор библиотеки, попробуйте открыть какой нибудь компонент и посмотреть какая информация попала в него при импорте из Expedition.

Автор: janus Aug 14 2006, 07:40

Господа, а может меня кто-нить ткнуть носом, где в ExpeditionPCB выставляется метрическая сетка?
А то я уж тредий день нихрена понять не могу....=( ситуация следующая:
создаем новый проект в DxD, делаем FA в экспедишн (включен CES, CDB выключен) - все хорошо, сетка метрическая, но только после следующего FA - сетка перескакивает на th...Где собака порылась?

Автор: Жека Aug 14 2006, 09:34

Вообще сетка в Setup - Setup Parameters - Display Units. Перескакивает - возможно в шаблоне платы стоит th.

Автор: fill Aug 14 2006, 10:05

Цитата(janus @ Aug 14 2006, 11:40) *
Господа, а может меня кто-нить ткнуть носом, где в ExpeditionPCB выставляется метрическая сетка?
А то я уж тредий день нихрена понять не могу....=( ситуация следующая:
создаем новый проект в DxD, делаем FA в экспедишн (включен CES, CDB выключен) - все хорошо, сетка метрическая, но только после следующего FA - сетка перескакивает на th...Где собака порылась?


Скорее всего в CES в DxD стоит th в настройках.

Автор: janus Aug 14 2006, 10:20

Хм, насколько я понял из доки по CES, там сказано, что единицы измерения в CES независимы от экспедишн...да и галочка "Синхронизировать с экспедишн" у меня в CES не стоит....

Автор: fill Aug 14 2006, 10:59

Если попробуете то сами увидите, что существуют установки в трех местах:
CES-DxD
CES-Expedition
Expedition

если например:

CES_DxD th
CES_Expedition th
Expedition mm
то при прямой аннотации произойдет переключение Expedition mm->th

если например:

CES_DxD th
CES_Expedition mm
Expedition mm

то переключенния нет (но при обратной аннотации в CES_DxD станут mm)

Возможно проблема в том что развязать между собой можно только CES_Expedition и Expedition (есть соответсвующая опция, которой в DxD_CES нет) и это работает временно до запуска синхронизации.

Автор: janus Aug 14 2006, 11:35

Спасибо, fill, про установки в трех местах я уже понял....на данный момент проблема вроде решилась...
В связи с этим вопрос - как создать шаблон проекта со всеми настройками?

Автор: fill Aug 14 2006, 13:22

Вопрос звучит слишком обще. Вариантов решения может быть несколько в зависимости от требований. Просто подумайте где и какая информация хранится (и откуда берется при создании нового) и соответственно получите решение.

Автор: 3.14 Aug 15 2006, 06:31

Цитата(fill @ Aug 4 2006, 15:56) *
Цитата(3.14 @ Aug 4 2006, 16:26) *

Все-таки чего-то со слоями маркировке при трансляции в PCAD не то ...

В Expedition имеется 4 типа RefDes (2 на SilkScreen и 2 на Assembly).
Посмотрите внимательно в CAMCAD-е есть ли они все там и на каких слоях раположены. При экспорте CAMCAD-а есть диалог мапирования слоев. Вполне возможно или там произошла подмена или слои обработанных (т.е. с толщиной) RefDes попали в номера слоев которые не видны внутри PCAD.

Вполне возможно что на изображении сейчас вы видите или изображение с Assembly или библиотечное раположение.

Кстати внутри CAMCAD есть редактор библиотеки, попробуйте открыть какой нибудь компонент и посмотреть какая информация попала в него при импорте из Expedition.
Если "разобрать" компонент в самом экспедишине (паттерн получен с помощью генератора IPC), позиционное обозначение: тип-Text, слой-SilkscreenTop, рисунок корпуса: тип-DrawObject, слой-SilkscreenTop, "рожденное" генератором позиционное обозначение: тип-Generated SilkScreen Data, слой-Top (!!!).
В CAMCAM PCBtranslator выполнить Edit/Geometries/Edit Selected Geomtry на выбранном компоненте, то появляется паттерн с рисунком корпуса без "рожденной" маркировки (хотя ее наверное там и не должно быть, ведь маркировка получилать "уникалдьной" на каждый компонент).
В общем, такое чувство, что "рожденная" маркировка где-то теряется ...

Автор: fill Aug 15 2006, 08:33

Естественно Generated SilkScreen Data может быть только на уровне платы (не в компоненте). Поэтому проверить, есть ли она можно или последовательно перебирая видимость слоев в CAMCAD или посмотрев файл лог импорта (там обычно есть упоминание о трудностях с импортом данных).

Есть ли эти данные в ASCII, тоже можно проверить - импортировав их в пустой проект.

Автор: 3.14 Aug 15 2006, 08:59

В CAMCAD отсутсвуют данные от сгенерированной маркировки (только рисунок корпуса), причем сами позиционные обозначения располагаются в ASSEMBLY_TOP. При экспорте никаких варнингов не возникает, при импорте имеется:

Цитата
Unknown Text_Type [PROPERTY_PAIR] in [D:\PI\......\pcb\Output\VBASCII\cell.hkp] at 163
Попробовал "явно" сменить тип и слой для сгенерированной маркировки на silkscreen, после этого у CAMCAD-а при импорте крыша съезжает sad.gif

Автор: 3.14 Aug 15 2006, 10:01

Может как-то можно указать слой в который будет выводить Silkscreen Generator?

Автор: fill Aug 15 2006, 11:37

Нет, это зарезервированный служебный слой.

Информация о сгенеренной шелкографии должна быть в layout.hkp, а не в cell.hkp (т.е в логе предупреждение о чем то другом)

Проверил, при экспорте в ASCII не попадает информация с SilkScreen Layer, соответственно и в CAMCAD она не попадет. Единственный оставшийся вариан это через Гербер.

Автор: 3.14 Aug 15 2006, 12:52

Трансляция через гербер еще геморойней, пропадают все отверстия и площадки.
Еще, совсем не понятно, если в ручную в свойствах "надписи" сменить тип на DrawObject и затем переключить слой на Silkscreen Top (по умолчанию сразу переходит в Assembly), CAMCAD импортирует нормально (хотя есть небольшая аномалия - в "нормальны" условиях при импорте отчерчивается граница платы а с "поддельным" silkscreen эта граница отсутсвует) а вот экспортирует ломаный файл, он да-же сам его потом не может правильно разглядеть sad.gif
Я пользуюсь CAMCAD PCB Translator 3.9.5a, помнится раньше болоее поздние версии не поддерживали какой-то из форматов при трансляции Expadition -> PCAD, может сейчас что изменилось?

Автор: fill Aug 15 2006, 13:21

Зачем все транслировать через Гербер, нужно все передать через CAMCAD и только добавить Generated_SilkScreen через Гербер (если конечно PCAD сможет с ним работать).

Пока написал придумал:

1. Выдаем из Expedition Generated_SilkScreen в Гербер
2. Импортируем в Expedition из Гербера - получаем пользовательский слой с данными обработанной шелокографии

Теперь этот слой передастся в ASCII и соответственно через CAMCAD пойдет в PCAD

Автор: 3.14 Aug 16 2006, 07:23

Действительно, экспорт с последующим импортом маркировки через гербер в самом экспедишине, оказался сакмым простым и удобным способом. Спасибо!

Автор: 3.14 Aug 16 2006, 08:12

Еще, вопросик по маркировке, шрифт рисуется не линиями а контуром, при этом толщина линий шрифта получается немного толще, это так специально задумано или я чего пропустил в настройках?
Ламерский вопрос, как включить импортированные герберные слои на отображение в экспедишине, в репорте импорта говорится что их надо включать через Display Control, я там все облазил, не вижу новых слоев.

Автор: AlexN Aug 16 2006, 08:40

это наверное самое нелогичное в expedition - (только) True Type шрифты на плате, векторных нет в принципе. Соответственно в зависимости от высоты буквы надо подбирать толшину линии (для генерации в гербер), чтобы, с одной стороны, получилось бы не сильно тонко\толсто, а с другой стороны, на больших буквах внутри их тел не бало дыр, хотя, может быть кому-то с дырами приятнее.
Зато в DC по умолчанию шрифты векторные а с True Type - заморочки, типа путает привязку....

Автор: fill Aug 16 2006, 09:05

Цитата(3.14 @ Aug 16 2006, 12:12) *
Еще, вопросик по маркировке, шрифт рисуется не линиями а контуром, при этом толщина линий шрифта получается немного толще, это так специально задумано или я чего пропустил в настройках?
Ламерский вопрос, как включить импортированные герберные слои на отображение в экспедишине, в репорте импорта говорится что их надо включать через Display Control, я там все облазил, не вижу новых слоев.


1. Когда же вы научитесь пользоваться хелпом? help.gif
2. Display_Control>General>User_Draft_Layers

Автор: 3.14 Aug 16 2006, 18:15

Спасибо, далее.
Т.к. полигоны при конвертации где-то теряются (остаются только контуры), мне приходится их заливать в самом PCAD-е. По мимо того что он их заливает по другому, это очень не удобно когда небольшое изменение ПП в експедишине переростает в длинную рутинную последовательность действий в PCAD-е. Я решил попробовать:
1) получаю требуемую топологию в экспедишине
2) экспортирую слои TOP и BOT в гербер
3) импортирую эти гербер слои
4) экспортирую в CAMCAD PCBtranslator
5) заменяю "реальные" слои топологии на герберные
6) экспортирую.
Все вроде отлично (так даже каплевидные отростки теперь передать можно), но теперь при проверке зазоров (в самом PCAD-е) получаю нарушения в 5-15 микрон sad.gif.
Вначале подумал это из-за конвертирования едениц измерения (в экспедишине мерты а в трансляторе по умолчанию включаются дюймы), исправил но не помогло sad.gif.

Автор: fill Aug 17 2006, 07:41

Цитата(3.14 @ Aug 16 2006, 22:15) *
Спасибо, далее.
Т.к. полигоны при конвертации где-то теряются (остаются только контуры), мне приходится их заливать в самом PCAD-е. По мимо того что он их заливает по другому, это очень не удобно когда небольшое изменение ПП в експедишине переростает в длинную рутинную последовательность действий в PCAD-е. Я решил попробовать:
1) получаю требуемую топологию в экспедишине
2) экспортирую слои TOP и BOT в гербер
3) импортирую эти гербер слои
4) экспортирую в CAMCAD PCBtranslator
5) заменяю "реальные" слои топологии на герберные
6) экспортирую.
Все вроде отлично (так даже каплевидные отростки теперь передать можно), но теперь при проверке зазоров (в самом PCAD-е) получаю нарушения в 5-15 микрон sad.gif.
Вначале подумал это из-за конвертирования едениц измерения (в экспедишине мерты а в трансляторе по умолчанию включаются дюймы), исправил но не помогло sad.gif.


Могу только дать совет проверить единицы на всем пути, т.е точность в Expedition, в Гербере, в CAMCAD, в PCAD

Автор: Vadim Aug 23 2006, 14:14

Если в центральной библиотеке имеется cell, нумерация выводов которого не совпадает с нумерацией выводов в part, библиотеку приходится создавать заново, т.к. после исправления нумерации Cell Editor не дает сохранить корпус, заявляя, что имеется несоответствие с part. Есть ли какие-нибудь другие способы решения данной проблемы?
ЗЫ. Если непонятно, могу выложить пример.

Автор: Жека Aug 24 2006, 06:36

Насколько я понял, когда cell задействован хоть в одном part, изменять его умный менеджер библиотеки не дает. Следовательно, чтобы изменить cell, надо временно отключить его от part. А после правки заново подключить.

Автор: Vadim Aug 24 2006, 06:49

Цитата(Жека @ Aug 24 2006, 09:36) *
Насколько я понял, когда cell задействован хоть в одном part, изменять его умный менеджер библиотеки не дает. Следовательно, чтобы изменить cell, надо временно отключить его от part. А после правки заново подключить.

Спасибо. Вопрос снимается. Вчера догадался временно исключить проблемный раздел компонентов из путей поиска (Partition Search Paths), после чего менеджер разрешил исправить cell.

Автор: timon_by Aug 25 2006, 22:56

Подскажите, пожалуйста, как в EXP2005 под корпусом микросхемы VIA поставить правильно. Ставлю - пишит, что ошибка и удаляет его. help.gif

Автор: fill Aug 28 2006, 10:43

Цитата(timon_by @ Aug 26 2006, 02:56) *
Подскажите, пожалуйста, как в EXP2005 под корпусом микросхемы VIA поставить правильно. Ставлю - пишит, что ошибка и удаляет его. help.gif


Editor_Control>Routes отключить Use_place_outlines_as_via_obstructs

Автор: 3.14 Sep 29 2006, 12:53

Поставил ISD2005SP1, и тут sad.gif) ...
DC не видит символы моей старой либы, через менеджер либ символы открываются, правда редактор символов узнать не могу.
Как починить?

Автор: fill Oct 2 2006, 08:20

Цитата(3.14 @ Sep 29 2006, 16:53) *
Поставил ISD2005SP1, и тут sad.gif) ...
DC не видит символы моей старой либы, через менеджер либ символы открываются, правда редактор символов узнать не могу.
Как починить?


Скорее всего при открытии ЦБ в первый раз, она запросила установить маршрут проектирования (Flow) и вы механически щелкнули, а первым в списке стоит DxD_ExpeditionPCB, надо было включить второй пункт DC-ExpeditionPCB. Поэтому и редактор символов другой.

Автор: 3.14 Oct 12 2006, 19:34

Надо создать такой вот транзистор в либе.
Как сейчас делаю, создаю копию патерна (т.к. другие компоненты тоже им пользуются), в редакторе патернов лезу в свойства пинов и присваиваю пины 1=1,2,5,6 3=2 4=3. Как это делать "правильно" (чтоб патерн был всегда один, да и пины правильно нумеровались)?

 

Автор: fill Oct 13 2006, 08:28

Цитата(3.14 @ Oct 12 2006, 23:34) *
Надо создать такой вот транзистор в либе.
Как сейчас делаю, создаю копию патерна (т.к. другие компоненты тоже им пользуются), в редакторе патернов лезу в свойства пинов и присваиваю пины 1=1,2,5,6 3=2 4=3. Как это делать "правильно" (чтоб патерн был всегда один, да и пины правильно нумеровались)?


Если не править CELL, то только рисовать символ компонента с 6 пинами, ведь у пина на символе может быть только один Pin_Number.
Хотя можно и извратиться. Сделать два вентиля:
- первый имеет вид транзистора
- второй не имеет тела символа, только оставшиеся общие пины, расположенные например в одной точке
Тогда разместив оба символа на схеме будем иметь и все номера пинов и CELL править не надо.
Написал и подумал, а почему бы и в первом случает имея 6 пинов, не нарисовать символ транзистора в котором просто пины 1,2,6,5 разместить в одном месте, друг на друга. Получится и вид как надо и CELL не надо править.

Автор: Vadim Oct 13 2006, 09:12

Цитата(3.14 @ Oct 12 2006, 22:34) *
Надо создать такой вот транзистор в либе.
Как сейчас делаю, создаю копию патерна (т.к. другие компоненты тоже им пользуются), в редакторе патернов лезу в свойства пинов и присваиваю пины 1=1,2,5,6 3=2 4=3. Как это делать "правильно" (чтоб патерн был всегда один, да и пины правильно нумеровались)?

А почему Supply Rename не хотите использовать?

Автор: fill Oct 13 2006, 09:30

Цитата(Vadim @ Oct 13 2006, 13:12) *
Цитата(3.14 @ Oct 12 2006, 22:34) *

Надо создать такой вот транзистор в либе.
Как сейчас делаю, создаю копию патерна (т.к. другие компоненты тоже им пользуются), в редакторе патернов лезу в свойства пинов и присваиваю пины 1=1,2,5,6 3=2 4=3. Как это делать "правильно" (чтоб патерн был всегда один, да и пины правильно нумеровались)?

А почему Supply Rename не хотите использовать?


В данном случае Supply Rename не даст искомого результата - нужно чтобы номера пинов 1,2,5,6 были видны на схеме. А Supply Rename это возможность глобально заменить имя цепи питания прописанной в PDB на другое в схеме.
Тогда уж лучше использовать Supply Pin, где каждому пину проставляется своя цепь питания

Автор: Vadim Oct 13 2006, 09:56

Цитата(fill @ Oct 13 2006, 12:30) *
нужно чтобы номера пинов 1,2,5,6 были видны на схеме. Тогда уж лучше использовать Supply Pin, где каждому пину проставляется своя цепь питания

Ну, если нужно, чтобы номера пинов были видны (у транзистора - зачем?), то тогда, конечно, Supply Rename не имеет смысла. А насчет Supply Pin вообще не понял - если номера пинов видны, значит и сами пины присутствуют на схеме - значит их можно подключить к нужной цепи электрической связью. Правда, как это сделать, если они находятся в одной точке, не знаю, не пробовал.

Автор: fill Oct 13 2006, 10:21

Цитата(Vadim @ Oct 13 2006, 13:56) *
Цитата(fill @ Oct 13 2006, 12:30) *

нужно чтобы номера пинов 1,2,5,6 были видны на схеме. Тогда уж лучше использовать Supply Pin, где каждому пину проставляется своя цепь питания

Ну, если нужно, чтобы номера пинов были видны (у транзистора - зачем?), то тогда, конечно, Supply Rename не имеет смысла. А насчет Supply Pin вообще не понял - если номера пинов видны, значит и сами пины присутствуют на схеме - значит их можно подключить к нужной цепи электрической связью. Правда, как это сделать, если они находятся в одной точке, не знаю, не пробовал.


Объясняю:
1. Supply Rename применяют если на данном примере:
- пины 1,2,5,6 на символе не присутствуют, и соответственно их прописали в PDB раздел Supply_NC, где например подключили к GND
2. На схеме выяснилось что эти пины в данном проекте надо подключить к цепи GND1. Тогда и добавляют в схеме на этот символ аттрибут Supply Rename со значением GND=GND1, т.е устанавливая эквивалентность по именам цепей, и все пины 1,2,5,6 подключатся к GND1 и в PDB не надо будет ничего изменять.
3. Что делать если надо переподключить не все пины GND, а только несколько, тогда используют Supply Pin со значением Номер_пина=Имя_Цепи и т.д. в зависимости от вариантов

Если же все пины присутствуют на символе и в схеме соответственно, естественно никаких доп атрибутов не требуется, просто подключаем цепи.

Пины можно соединить не рисуя связи, а просто разместив на пинах атрибут Net_Name (прямо в символе)

Кстати, есть еще вариант - использовать иерархию (если номера пинов не нужно отображать на схеме). Т.е сверху обычный символ транзистора (внутри маленькая подсхемка с символом на 6 ног).

Автор: Vadim Oct 13 2006, 12:50

Так ведь я ж об этом и говорил - никакие доп. атрибуты не нужны, если все пины присутствуют на схеме.

Автор: elantra Oct 13 2006, 13:00

Мы делали так - у каждой цепи транзистора по два вывода рядышком. при рисовании схемы подсоединяешь оба. Иналадчику понятнее будет.

Автор: 3.14 Oct 17 2006, 08:50

Цитата(fill @ Oct 2 2006, 11:20) *
Цитата(3.14 @ Sep 29 2006, 16:53) *

Поставил ISD2005SP1, и тут sad.gif) ...
DC не видит символы моей старой либы, через менеджер либ символы открываются, правда редактор символов узнать не могу.
Как починить?


Скорее всего при открытии ЦБ в первый раз, она запросила установить маршрут проектирования (Flow) и вы механически щелкнули, а первым в списке стоит DxD_ExpeditionPCB, надо было включить второй пункт DC-ExpeditionPCB. Поэтому и редактор символов другой.
Не соображу, как мне сейчас это поправить?

Автор: fill Oct 17 2006, 09:46

Цитата(3.14 @ Oct 17 2006, 12:50) *
Цитата(fill @ Oct 2 2006, 11:20) *

Цитата(3.14 @ Sep 29 2006, 16:53) *

Поставил ISD2005SP1, и тут sad.gif) ...
DC не видит символы моей старой либы, через менеджер либ символы открываются, правда редактор символов узнать не могу.
Как починить?


Скорее всего при открытии ЦБ в первый раз, она запросила установить маршрут проектирования (Flow) и вы механически щелкнули, а первым в списке стоит DxD_ExpeditionPCB, надо было включить второй пункт DC-ExpeditionPCB. Поэтому и редактор символов другой.
Не соображу, как мне сейчас это поправить?


Надо экспериментировать, а у меня пока нет времени. Могу подсказать направления:
1. можно создать новую ЦБ и в нее просто скопировать некоторые поддиректории из старой (которые относятся именно к маршруту DC\DV). Затем пересобрать ЦБ.
2. попробовать сравнить две ЦБ для разных маршрутов и найдя отличия попробовать внести нужные изменения в вашу ЦБ.

Автор: 3.14 Oct 17 2006, 10:04

Сори за беспокойство по пустякам smile.gif
Оказалось надо поправить name_lib.cfg строчку KEY FlowType "DX" на DC.


Блин, рано обрадовался sad.gif
Эта скотина (менеджер либ) взял и сконвертил все символьные либы DC в DX. Ладно хоть старая версия осталась.

Автор: 3.14 Oct 17 2006, 19:33

Далее, решил я прикрепить к одному компоненту "правильный" патерн 144пин сгенерированный IPC.
Новый патерн содержит 2 дополнительных технологических пина, при попытке заменить патерн теряется соответсвие пинов и названия цепей, это можно как то поправить?
А то мне еще с пяток подобных чипов обновиить надо, в ручную очень муторно, да и ошибусь еще обязательно.

Автор: Vadim Oct 18 2006, 05:59

Цитата(3.14 @ Oct 17 2006, 22:33) *
Далее, решил я прикрепить к одному компоненту "правильный" патерн 144пин сгенерированный IPC.
Новый патерн содержит 2 дополнительных технологических пина, при попытке заменить патерн теряется соответсвие пинов и названия цепей, это можно как то поправить?
А то мне еще с пяток подобных чипов обновиить надо, в ручную очень муторно, да и ошибусь еще обязательно.

Делаете экспорт нужного компонента в *.txt и вручную его правите. Там все понятно. Потом - импорт. Такой способ работы с библиотеками зачастую удобнее и быстрее, чем через GUI.

Автор: 3.14 Oct 19 2006, 08:04

Чего-то не пойму, Expedition из 2005SP1 у меня глючит здорово.
Стабильно раз в час да вылетает на ровном месте c sad.gif
Интересно, у меня одного такая напасть?

Автор: timon_by Oct 27 2006, 06:19

Вопрос fill'у. Можно ли каким нибудь образом транслировать схему из DC в AutoCAD или хотя бы в P-CAD?

Автор: TeXnic Oct 27 2006, 08:56

Как в Expedition PCB добавить на плату падстек и поключить его к цепи?

Автор: fill Oct 27 2006, 09:12

Цитата(timon_by @ Oct 27 2006, 10:19) *
Вопрос fill'у. Можно ли каким нибудь образом транслировать схему из DC в AutoCAD или хотя бы в P-CAD?


http://electronix.ru/redirect.php?http://www.megratec.ru/forum/1/?theme=1826&find=AutoCAD

Цитата(TeXnic @ Oct 27 2006, 12:56) *
Как в Expedition PCB добавить на плату падстек и поключить его к цепи?


Что за падстек? Добавлять (т.е размещать) можно только законченные объекты, например Via, Mounting_Hole и т.д. Размещают Via через Edit>Place>Via в диалоге можно сразу назначить имя цепи.

Автор: 3.14 Nov 5 2006, 15:44

Как "правильно" разводить цепи питания?
Напимер надо внутренний пилигон питания соединить с выходом/входом стабилизатора, ест-но одним переходным тут не обойтись, и тут начинается ...
1) изходя из любой заданой топологии на цепь интерактивный роутер все наровит эти дополнительные переходные убрать
2) сделать "правильные" отводы до этих пинов вообще танцы с бубном, наприер к большому пину надо подключить 3 via, в идеале надо делать 3 отростка от самого пина но т.к. число фаноутов больше сотни к этой цепинельзя применить "start" топологию, а MST такие отростки не поощрает.
В итоге приходится как-то шаманским образом создавать эти отростки, иногда до такого доходит что приходится тупо рисовать эти линии в режиме рисования sad.gif

Автор: fill Nov 7 2006, 12:58

Цитата(3.14 @ Nov 5 2006, 18:44) *
Как "правильно" разводить цепи питания?
Напимер надо внутренний пилигон питания соединить с выходом/входом стабилизатора, ест-но одним переходным тут не обойтись, и тут начинается ...
1) изходя из любой заданой топологии на цепь интерактивный роутер все наровит эти дополнительные переходные убрать
2) сделать "правильные" отводы до этих пинов вообще танцы с бубном, наприер к большому пину надо подключить 3 via, в идеале надо делать 3 отростка от самого пина но т.к. число фаноутов больше сотни к этой цепинельзя применить "start" топологию, а MST такие отростки не поощрает.
В итоге приходится как-то шаманским образом создавать эти отростки, иногда до такого доходит что приходится тупо рисовать эти линии в режиме рисования sad.gif



Вопрос: пин большой и надо подключить через 3 via, так как подключать:
1. через 3 fanout (тогда вопрос куда и как они должны отводиться)
2. через 1 fanout но с 3 via

Для варианта 1 мне нужны уточнения, что и как отводить (лучше всего, пример с точной постановкой задачи).
Вариант 2 теперь легко решаем через Multiple Via.

Автор: karabas Nov 7 2006, 15:14

Цитата(3.14 @ Nov 5 2006, 18:44) *
Как "правильно" разводить цепи питания?
Напимер надо внутренний пилигон питания соединить с выходом/входом стабилизатора, ест-но одним переходным тут не обойтись, и тут начинается ...
1) изходя из любой заданой топологии на цепь интерактивный роутер все наровит эти дополнительные ...

Снимается галка с "Prevent loops" в "Editor Control - Routes" -> можно понаставить столько виа, сколько хочется, затем их зафиксить (можно вместе с линиями, но их лучше полуфиксить). А вылетает он и у меня с еще большей регулярностью, спасает только автосэйв. Кто-то говорил что экспедишин не любит ATI-шные видеокарточки, время от времени происходит конфликт с ихним драйвером.

Автор: 3.14 Nov 7 2006, 19:09

Непример, надо соединить помеченные пины на прилагаемом рисунке, токи не малые поэтому соединение нужно большой площадью. Добавляю три переходных соединенных с этой цепью и фиксирую (иначе при малейшей манипуляцией с цепью они похерятся). Соединить их меджу собой надо как на верхнем так и на нижнем слое, без отключения "удаления контуров" такое соединение в принципе не сделать, опять же с постоянно выключенной этой опцией то же не интересно.

Кстати насчет глючности 2005 версии, клиенты не жалуются? У меня просто невозможно глючит, вылетает регулярно нерез несколько минут (пришлось автосейв на 3 минуты поставить), видеокарта действительно ATI, но с 2004 все работало как в танке.

 

Автор: fill Nov 8 2006, 13:07

Цитата(3.14 @ Nov 7 2006, 22:09) *
Непример, надо соединить помеченные пины на прилагаемом рисунке, токи не малые поэтому соединение нужно большой площадью. Добавляю три переходных соединенных с этой цепью и фиксирую (иначе при малейшей манипуляцией с цепью они похерятся). Соединить их меджу собой надо как на верхнем так и на нижнем слое, без отключения "удаления контуров" такое соединение в принципе не сделать, опять же с постоянно выключенной этой опцией то же не интересно.

Кстати насчет глючности 2005 версии, клиенты не жалуются? У меня просто невозможно глючит, вылетает регулярно нерез несколько минут (пришлось автосейв на 3 минуты поставить), видеокарта действительно ATI, но с 2004 все работало как в танке.


1. Ну и в чем проблема - смотрите видео.
2. Пока не жаловались. По поводу проблем с карточками действительно в базе есть несколько уже зарегестрированных проблемных:
Here are the cards that have exhibited problems in the past:
ATI Rage
ATI Fire GL8800
Nvidia TNT models
Diamond Video cards (Viper specifically)
Some onboard cards

Known problems:

"Nvidia Quadro FX1300 graphics adapter" on a dual LCD Dell system
"VISIONTEK Xtasy 9200 SE video card (aka ATI Radeon 9200)" on a dual LCD Dell system.

Автор: 3.14 Nov 8 2006, 21:24

Действительно, MVO рулез smile.gif поделитесь плиз образцом его конфига.
Забавно, моя видюха акурат 9200 SE sad.gif

Автор: fill Nov 9 2006, 09:41

Цитата(3.14 @ Nov 9 2006, 00:24) *
Действительно, MVO рулез smile.gif поделитесь плиз образцом его конфига.
Забавно, моя видюха акурат 9200 SE sad.gif


А спуститься на несколько строчек ниже в http://electronix.ru/forum/index.php?showtopic=22715 и скачать проект, на котором сделано мое видео, трудно?

Автор: vhlshik Nov 12 2006, 00:06

такой вот вопрос вдруг возник: как определить rule area, если я использую CES и меню"Net Classes and Clearances" у меня в экспедишне нет.
и еще, что означает, когда после разводки диф пар остаются связи между пинами?

Автор: fill Nov 13 2006, 09:46

Цитата(vhlshik @ Nov 12 2006, 03:06) *
такой вот вопрос вдруг возник: как определить rule area, если я использую CES и меню"Net Classes and Clearances" у меня в экспедишне нет.
и еще, что означает, когда после разводки диф пар остаются связи между пинами?


1. В CES также поддерживаются Rule_Area, смотрите видео http://electronix.ru/redirect.php?http://www.megratec.ru/download/163/168/

Отображение основных настроек и разделов системы задания ограничений (CES) - там показано 5 схем правил

Создание области правил в посадочном месте (CELL) и синхронизация имен правил при установке посадочного места на плате - применение одного из правил в ячейке и на плате.

2. Скорее всего в Display_Control включена галочка Ordered&Routed_Nets (Трассированные Цепи с правилами)

Автор: Жека Nov 14 2006, 14:20

Скажите, можно как-то настроить трассировку дифпар, чтобы при подходе к элементу они сближались до шага между выводами? То есть не меняя величину зазора в дифпаре

Автор: fill Nov 14 2006, 14:39

Цитата(Жека @ Nov 14 2006, 17:20) *
Скажите, можно как-то настроить трассировку дифпар, чтобы при подходе к элементу они сближались до шага между выводами? То есть не меняя величину зазора в дифпаре


Создайте Rule Area вокруг компонента в котором установите нужный зазор в паре равный шагу между выводами. Соответственно как только диф. пара попадет в Rule Area цепи пары сблизятся до этого зазора. Подобное видно в видео.
http://electronix.ru/redirect.php?http://megratec.ru/data/ftp/demo_video_2006/19_DiffRoute.rar

Автор: Жека Nov 14 2006, 16:28

Спасибо Fill, Вы наш добрый фей santa2.gif

Автор: nxn Nov 16 2006, 15:09

В WG есть два типа примитивов, описывающих контуры платы Board Outline и Manufacturing Outline. Если я правильно понимаю, Board Outline описывает габариты платы, а назначение Manufacturing Outline не понятно. Пытался рисовать одну линию поверх другой, но в этом случае при передаче в FabLink система ругается, что не вся информация нахдится в пределах Manufacturing Outline. А с другой стороны, когда я рисую прямоугольник Manufacturing Outline больше прямоугольника Board Outline, то в FabLink расстояние между платами считается по Manufacturing Outline.
Вопрос, как правильно описывать габариты платы этими типами примитивов.
Смотрел тренинги, там действительно Manufacturing Outline отстоит огабарита платы на 0,0254 мм. Но тогда этот размер нужно учитывать при матрицировании плат в FabLink, что очень не удобно.

Автор: fill Nov 16 2006, 15:35

Цитата(nxn @ Nov 16 2006, 18:09) *
В WG есть два типа примитивов, описывающих контуры платы Board Outline и Manufacturing Outline. Если я правильно понимаю, Board Outline описывает габариты платы, а назначение Manufacturing Outline не понятно. Пытался рисовать одну линию поверх другой, но в этом случае при передаче в FabLink система ругается, что не вся информация нахдится в пределах Manufacturing Outline. А с другой стороны, когда я рисую прямоугольник Manufacturing Outline больше прямоугольника Board Outline, то в FabLink расстояние между платами считается по Manufacturing Outline.
Вопрос, как правильно описывать габариты платы этими типами примитивов.
Смотрел тренинги, там действительно Manufacturing Outline отстоит огабарита платы на 0,0254 мм. Но тогда этот размер нужно учитывать при матрицировании плат в FabLink, что очень не удобно.


Manufacturing Outline это линия используемая в FabLink для отслеживания зазоров между платами на панели. Внутри самого ExpeditionPCB она хоть и автоматически создается, но не используется при работе. Скорее всего ругается потому что есть где-то элемент выходящий за пределы Manufacturing Outline. Во всяком случае у меня Manufacturing Outline сделана копированием Board Outline и FabLink не ругается.

Автор: nxn Nov 17 2006, 08:36

Цитата
Скорее всего ругается потому что есть где-то элемент выходящий за пределы Manufacturing Outline.


Таким элементом и является линия Board Outline.

Проделал эксперемент. Создал новый проект. Поместил в центр платы два конденсатора (за пределы платы ничего не выступает) Автоматом линия Manufacturing Outline создается, но с отступом от Board Outline на 0.0254 мм. Как только обе линии совмещаю, FabLink начинает ругаться. После этого Manufacturing Outline не торгаю, а Board Outline смещаю на 0,001 мм внутрь платы и FabLink при размещении матрицы не ругается. Но при этом, когда задается расстояние между платами надо учитывать, что это не расстояние между габаритами плат, а расстояние между Manufacturing Outline.

Автор: fill Nov 17 2006, 10:45

Цитата(nxn @ Nov 17 2006, 11:36) *
Цитата
Скорее всего ругается потому что есть где-то элемент выходящий за пределы Manufacturing Outline.


Таким элементом и является линия Board Outline.

Проделал эксперемент. Создал новый проект. Поместил в центр платы два конденсатора (за пределы платы ничего не выступает) Автоматом линия Manufacturing Outline создается, но с отступом от Board Outline на 0.0254 мм. Как только обе линии совмещаю, FabLink начинает ругаться. После этого Manufacturing Outline не торгаю, а Board Outline смещаю на 0,001 мм внутрь платы и FabLink при размещении матрицы не ругается. Но при этом, когда задается расстояние между платами надо учитывать, что это не расстояние между габаритами плат, а расстояние между Manufacturing Outline.


Да согласен, поторопился с предыдущим ответом. У меня они тоже немного отличаются по габаритам (визуально это не заметно за счет толщины Board Outline).
В базе нашел следующий ответ.
Symptoms
What is the Manufacturing Outline?
Solutions
The Manufacturing Outline is used when placing a Expedition PCB design into Fablink XE. If the Manufacturing Outline does not exist, only elements within the Board Outline will be imported into Fablink XE. If items such as text, graphics, and/or contours, which are outside the Board Outline, wish to be imported, they need to be enclosed within the Manufacturing Outline. The Manufacturing Outline can also be used for DRC checks between PCB designs within a Fablink XE panel.

Т.е получается что эту линию специально изобрели, чтобы управлять процессом передачи информации из платы. Чтобы можно было на панель включить и элементы находящиеся вне контура платы.

Автор: nxn Nov 17 2006, 16:00

Получается, что сделать матрицу плат с нулевым зазором между платами я не смогу. (Отрицательные зазоры не допускаются)

Автор: fill Nov 17 2006, 16:12

Цитата(nxn @ Nov 17 2006, 19:00) *
Получается, что сделать матрицу плат с нулевым зазором между платами я не смогу. (Отрицательные зазоры не допускаются)


Так они с нулевым и не могут быть, насколько я понимаю, ведь при резке плат из панели получится что край какой-то из плат придется тогда подрезать. Резак ведь не нулевой толщины. Или как? Я в тонкостях создания и резки панелей пока не разбирался, так что интересно было бы понять поподробней.

Автор: nxn Nov 17 2006, 16:49

Если использовать разделение плат способом V-Groove, то платы можно располагать на панели без зазоров.

Автор: vhlshik Nov 20 2006, 21:31

помогите сделать tune группы диф пар с последовательными резисторами. CES некоторые из них сделал единой цепью, а некоторые не захотел. Как теперь согласовывать общую длину пар?

Автор: elantra Nov 21 2006, 14:27

Цитата(vhlshik @ Nov 20 2006, 21:31) *
помогите сделать tune группы диф пар с последовательными резисторами. CES некоторые из них сделал единой цепью, а некоторые не захотел. Как теперь согласовывать общую длину пар?

Ну тюн у Экспедишена диф пар мягкоговоря кривоватый. Пришлось делать руками. Но очень помогает рукам. Мы нашли как Экпу объяснить равенство цепей через формулы, но может fill раскажет как это сделать. А по поводу соединения в цепь все нормально. Посмотри здесь в конфе. fill хорошо указывает как сделать так чтобы это работало.

Автор: vhlshik Nov 21 2006, 19:33

спасибо, формулы помогли. Но tune не хочет настраивать, видно места для некоторых пар не хватает. Можно ли отключить глосс для диф пар, чтоб при разводке они не липли друг к другу? Или как быстро зафиксировать протянутый кусок?

Автор: elantra Nov 22 2006, 17:22

Цитата(vhlshik @ Nov 21 2006, 19:33) *
спасибо, формулы помогли. Но tune не хочет настраивать, видно места для некоторых пар не хватает. Можно ли отключить глосс для диф пар, чтоб при разводке они не липли друг к другу? Или как быстро зафиксировать протянутый кусок?

Мы тоже столкнулись с обеими проблемами. Решение:
1 Тюном не польземся.
2 Часто используем режим выключенного DRC

Автор: Vadim Nov 28 2006, 11:03

Если я хочу переименовать две цепи питания в компоненте, какой должен быть синтаксис атрибута Supply Rename?
GND=GNDD VCC=+5V
или
GND=GNDD;VCC=+5V
или какой-то еще?

Автор: fill Nov 28 2006, 12:03

Цитата(Vadim @ Nov 28 2006, 11:03) *
Если я хочу переименовать две цепи питания в компоненте, какой должен быть синтаксис атрибута Supply Rename?
GND=GNDD VCC=+5V
или
GND=GNDD;VCC=+5V
или какой-то еще?

Два раза аттрибут Supply Rename, т.е для каждого переименования свой.
GND=GNDD
VCC=+5V

Автор: Vadim Nov 28 2006, 13:04

Цитата(fill @ Nov 28 2006, 13:03) *
Два раза аттрибут Supply Rename, т.е для каждого переименования свой.
GND=GNDD
VCC=+5V

Part Editor не позволяет поставить два раза атрибут Supply Rename. Как грамотно поступить - в Property Definition Editor установить для Supply Rename Instances Allowed в Multiple или экспортировать партицию PDB в *txt, исправить и импортировать обратно?

Автор: fill Nov 28 2006, 13:31

Цитата(Vadim @ Nov 28 2006, 13:04) *
Цитата(fill @ Nov 28 2006, 13:03) *

Два раза аттрибут Supply Rename, т.е для каждого переименования свой.
GND=GNDD
VCC=+5V

Part Editor не позволяет поставить два раза атрибут Supply Rename. Как грамотно поступить - в Property Definition Editor установить для Supply Rename Instances Allowed в Multiple или экспортировать партицию PDB в *txt, исправить и импортировать обратно?


Не понял, а причем здесь PDB, ведь аттрибут Supply Rename ставится непосредственно на схеме, у всех символов, на которых надо поменять имя цепи прописанной в PDB.
И естественно в Property Definition Editor надо разрешить множественное применение аттрибута на символе в схеме.

Автор: Vadim Nov 28 2006, 14:11

Цитата(fill @ Nov 28 2006, 14:31) *
Не понял, а причем здесь PDB, ведь аттрибут Supply Rename ставится непосредственно на схеме, у всех символов, на которых надо поменять имя цепи прописанной в PDB.
И естественно в Property Definition Editor надо разрешить множественное применение аттрибута на символе в схеме.

Во-во. Непосредственно на схеме. Вот если я пропишу атрибут в PDB, то он и появится на схеме после размещения символа из PDB. А если не пропишу, то и не появится smile.gif Придется вручную ставить. А я очень ленив smile.gif
В принципе теперь все понятно. Спасибо.

Автор: Vadim Nov 28 2006, 15:07

Ни фига не выходит. PDB все равно не дает два раза вводить Supply Rename, хоть Instances Allowed у него установлен в Multiple angry.gif . Экспорт - импорт создает видимость решения проблемы, но в решающий момент (при установке символа из PDB на схему) система все равно создает один Supply Rename для данного символаangry.gif Второй Supply Rename придется ставить вручную.
А вот интересно, если Supply Rename предлагается ставить только при рисовании схемы, то это означает:
1. Вспомнить, какой именно атрибут нужен в этом случае.
2. Выделить символ, зайти в его свойства, добавить новый атрибут и из выпадающего списка из доброй сотни атрибутов выбрать нужный.
3. Чтобы ввести значение атрибута, нужно вспомнить его синтаксис.
4. Вспомнив или посмотрев в хелпе синтаксис, остается самая малость - разузнать, как называются цепи питания в PDB, для чего придется открыть Part Editor и поискать там нужный компонент.

ЗЫ И что, все это нужно делать для каждого символа, для которого планируется переименовать питание, ведь в общем случае неизвестно, как Packager упакует схему? Можно упаковать и самому, надеюсь в этом случае можно вышеописанные действия произвести только с одним вентилем многовентильного компонента?

Автор: fill Nov 28 2006, 15:42

Цитата(Vadim @ Nov 28 2006, 15:07) *
Ни фига не выходит. PDB все равно не дает два раза вводить Supply Rename, хоть Instances Allowed у него установлен в Multiple angry.gif . Экспорт - импорт создает видимость решения проблемы, но в решающий момент (при установке символа из PDB на схему) система все равно создает один Supply Rename для данного символаangry.gif Второй Supply Rename придется ставить вручную.
А вот интересно, если Supply Rename предлагается ставить только при рисовании схемы, то это означает:
1. Вспомнить, какой именно атрибут нужен в этом случае.
2. Выделить символ, зайти в его свойства, добавить новый атрибут и из выпадающего списка из доброй сотни атрибутов выбрать нужный.
3. Чтобы ввести значение атрибута, нужно вспомнить его синтаксис.
4. Вспомнив или посмотрев в хелпе синтаксис, остается самая малость - разузнать, как называются цепи питания в PDB, для чего придется открыть Part Editor и поискать там нужный компонент.

ЗЫ И что, все это нужно делать для каждого символа, для которого планируется переименовать питание, ведь в общем случае неизвестно, как Packager упакует схему? Можно упаковать и самому, надеюсь в этом случае можно вышеописанные действия произвести только с одним вентилем многовентильного компонента?


Установка Instances Allowed касается схемы

1. При постоянной работе вспоминать какой аттрибут нужен не приходится, т.к это что называется "сидит постоянно в ОЗУ, т.е голове" smile.gif
2. С другой стороны это лучше чем набивать каждый раз имя аттрибута smile.gif
3. см. п1
4. А как иначе посмотреть внутренние данные PDB?

Packager должен учитывать при упаковке наличие Supply Rename и помещать в один корпус только символы с одинаковым значением этого аттрибута.

PS. Может вам DxD более подойдет? Там можно работать с Expedition через нетлист (не через CDB), при этом всю информацию об упаковке размещать на символах в схеме, соответственно интересующий вас аттрибут Signal всегда виден и доступен для редактирования (в том числе одновременно на множестве символов, через Attributes_Editor) wink.gif

Автор: Vadim Nov 28 2006, 17:09

Спасибо Вам за ответы!!! Не-не-не. DxD я не рассматриваю. Я поясню в чем дело. Перехожу на DC/Exp. Библиотеки частично перетащил, частично переделал. Скоро следующий проект нужно будет начинать. Хочу успеть завершить подготовку к работе в DC до его начала. Хочу работать комфортно smile.gif Т.е вопрос с переходом уже решен и никакие неудобства DC меня не остановят. Вопросы я задаю с целью определить для себя способы обхода неудобств DC, а не с целью перебрать варианты с редактором схем. Так что если иначе никак - то и ладно, буду делать так как рекомендуется. С Supply Rename пока еще не сдался wink.gif , продолжаю разбираться.

Автор: fill Nov 28 2006, 18:54

Цитата(Vadim @ Nov 28 2006, 17:09) *
Спасибо Вам за ответы!!! Не-не-не. DxD я не рассматриваю. Я поясню в чем дело. Перехожу на DC/Exp. Библиотеки частично перетащил, частично переделал. Скоро следующий проект нужно будет начинать. Хочу успеть завершить подготовку к работе в DC до его начала. Хочу работать комфортно smile.gif Т.е вопрос с переходом уже решен и никакие неудобства DC меня не остановят. Вопросы я задаю с целью определить для себя способы обхода неудобств DC, а не с целью перебрать варианты с редактором схем. Так что если иначе никак - то и ладно, буду делать так как рекомендуется. С Supply Rename пока еще не сдался wink.gif , продолжаю разбираться.


Интересно, насколько я помню, вы работали на связке Power_Logic-PowerPCB и вдруг решили перейти к DC-Exp. Т.е не стало хватать PowerPCB или есть какие-то другие причины? Просто хотелось бы услышать от вас как от пользователя, что вы не смогли найти в предыдущем варианте софта и нашли в новом (это полезно знать как мне, так и возможно другим). А также почему не выбрали сразу DxD-Exp, ведь в принципе к этой связке вам было перейти проще (схема сразу переводится из Power_Logic в DxD)? Чем на ваш взгляд комфортность DC-Exp отличается от DxD-Exp (на мой взгляд в данный момент у них практически одинаковая интеграция схема-плата-ЦБ)?

Автор: Vadim Nov 30 2006, 15:30

Цитата(fill @ Nov 28 2006, 19:54) *
Интересно, насколько я помню, вы работали на связке Power_Logic-PowerPCB и вдруг решили перейти к DC-Exp. Т.е не стало хватать PowerPCB или есть какие-то другие причины? Просто хотелось бы услышать от вас как от пользователя, что вы не смогли найти в предыдущем варианте софта и нашли в новом (это полезно знать как мне, так и возможно другим).

Извините за задержку.
Причины перехода в порядке убывания:
1. Бесконечные метания в процессе разводки платы между PadsLayout и PadsRouter. Я даже завел специальный макрос для этого и вывел его на горячую клавишу. Смысл - в Layout неудобно разводить, в Router невозможно работать с полигонами, т е Router не является редактором плат, это "довесок" к Layout со всеми вытекающими. Обидно, ведь к самому Routerу претензий нет - очень классная вещь.
2. Layout не понимает полигонов в качестве разведенных цепей. Это очень осложняет мне жизнь. Разведенная плата выглядит неразведенной. А Router понимает. Опять метания... Да и с заливками беда - "неразведенные" цепи все равно появляются.
3. Стало нехватать возможностей Logic. С помощью скриптов планировал генерить VHDL-описание разрабатываемой схемы для моделирования работы ПЛИС в составе платы. Не тут-то было. У символов в Logic нет понятия "имя вывода". Зацепиться не за что! Думал, брать имена выводов из компонентов, а тут тоже беда - имена выводов в компонентах у Logic можно сделать невидимыми только для всего компонента сразу, поэтому при создании компонентов в библиотеке часто приходилось использовать выводы компонента без имени. T.е. не хватает информации для генерации VHDL - описания.
4. Всегда хотел моделировать в SPICE "боевую" схему в противовес общепринятой практике - рисовать схемы для моделирования отдельно в других редакторах (MicroCap, PSpice Schematics и т. д.) Logic этого не позволяет.

Приятно удивил Analog Designer. Spice без излишеств. Поскольку в Spice я не новичек, именно то, что надо.
Цитата(fill @ Nov 28 2006, 19:54) *
А также почему не выбрали сразу DxD-Exp, ведь в принципе к этой связке вам было перейти проще (схема сразу переводится из Power_Logic в DxD)? Чем на ваш взгляд комфортность DC-Exp отличается от DxD-Exp (на мой взгляд в данный момент у них практически одинаковая интеграция схема-плата-ЦБ)?

По этому вопросу могу сказать только, что я пробовал DC/Exp уже давно в бытность радиолюбителем. (у меня даже до сих пор диск валяется c Veri Best 99 smile.gif) И потом периодически предпринимал попытки перейти с PADS на DC/Exp. Так что это старый знакомый smile.gif . А почему не DxD - я его не знаю, пробовал - не понравилось. Насчет комфортности, извините, отвечать не буду. Это все очень индивидуально и провоцирует флейм.

Автор: vhlshik Dec 5 2006, 11:44

подскажите,
хочу сгенерить защитную маску. Нужно из целой платы вычесть разные элементы
В mask generator ввожу "board outlline", "minus", разные там элементы. Выдает ерунду-тонкие вертикальные полосы. Что я делаю не так?

Автор: fill Dec 5 2006, 15:01

Цитата(vhlshik @ Dec 5 2006, 11:44) *
подскажите,
хочу сгенерить защитную маску. Нужно из целой платы вычесть разные элементы
В mask generator ввожу "board outlline", "minus", разные там элементы. Выдает ерунду-тонкие вертикальные полосы. Что я делаю не так?


minus - это вычитание из фигуры, поэтому итоговая фигура содержит не просто дырки а и линии к дыркам. Т.е данный оператор надо использовать если нужно из одной фигуры вырезать часть по контуру другой фигуры (при этом эта фигура не должна быть полностью внутри первой).

Вообще генератор маски вам нужен только если не задали Solder_Mask в padstack. Если задали, то просто выдайте в Gerber все что есть на слое Solder_Mask, в результате и получите изображение мест где не будет маски (т.е негатив маски). Если не задали Solder_Mask на уровне padstack, вот тогда придется сгенерить в Mask Generator слой с негативом маски (по контактным площадкам) и его уже использовать при выдаче в Gerber.

Автор: vhlshik Dec 5 2006, 20:00

пробовал xor и другие логические функции - тоже самое.
Solder_Mask у меня есть, но бюрократы на производстве хотят отдельные герберы на защитные маски. как можно сделать негативный гербер?

Автор: fill Dec 7 2006, 13:26

Цитата(vhlshik @ Dec 5 2006, 20:00) *
пробовал xor и другие логические функции - тоже самое.
Solder_Mask у меня есть, но бюрократы на производстве хотят отдельные герберы на защитные маски. как можно сделать негативный гербер?


http://electronix.ru/redirect.php?http://www.megratec.ru/data/ftp/megratec_trainings/Expedition_PCB/intro_exp_pcb_rus.pdf
стр. 165 пункт 9.

Автор: vhlshik Dec 7 2006, 20:26

2 fill:
спасибо, книга полезная smile.gif

но гербер масок для паяльной пасты я сделал. Я не могу сделать с него негатив, чтоб получить защитную маску. Мож что посоветуете?

Автор: Vadim Dec 8 2006, 11:56

Цитата(fill @ Nov 28 2006, 13:03) *
Цитата(Vadim @ Nov 28 2006, 11:03) *

Если я хочу переименовать две цепи питания в компоненте, какой должен быть синтаксис атрибута Supply Rename?
GND=GNDD VCC=+5V
или
GND=GNDD;VCC=+5V
или какой-то еще?

Два раза аттрибут Supply Rename, т.е для каждого переименования свой.
GND=GNDD
VCC=+5V

С Supply Rename разобрался и рискну с Вами не согласиться smile.gif Атрибут должен быть один, но многострочный. Каждая строка - цепь питания. Обратите внимание - по умолчанию в Property Definition Editor для Supply Rename установлено Max Number of Lines = 4. И в DC/DV существует возможность ввести многострочный атрибут только если Max Number of Lines для него > 1. А вот вводить Supply Rename в PDB действительно не рекомендовано, поскольку в его GUI нет возможности ввести многострочный атрибут. Но я все равно ввожу с помощью экспорта-импорта. Теперь все получилось и с Supply Rename мне стало работать удобно.

Автор: Mahim Dec 12 2006, 10:32

Привет! Ктонибудь знает как исправить такой глюк-выбираем цепь в DV смотрим в expedition она подсвечена, выбираем другую, тоже станвится подсвечена а предыдуие также остаются подсвечены через нкоторое время появляется каша черточек из разных цветов, это глюк или фича? Воплросов на эту тему я не видел в форуме, может это только на моей системе так?

Автор: fill Dec 12 2006, 13:14

Цитата(Mahim @ Dec 12 2006, 10:32) *
Привет! Ктонибудь знает как исправить такой глюк-выбираем цепь в DV смотрим в expedition она подсвечена, выбираем другую, тоже станвится подсвечена а предыдуие также остаются подсвечены через нкоторое время появляется каша черточек из разных цветов, это глюк или фича? Воплросов на эту тему я не видел в форуме, может это только на моей системе так?


Setup>Cross_Probe>Setup отключите Highlight_in_PCB

Автор: Mahim Dec 12 2006, 13:32

Большое спасибо за быстрый ответ! Но как я понимаю отключится выделение цепей вообще, но мне кажется можно сделать так чтобы пока выделена на принципиальной схеме цепь подсвечивалась цепь на плате, после отключеня выделения цепь переставала бы "светится", ведь если я выделяю элемент на плате, он также светится на принципиальной, но после токо как я включаю другой тот перестает светится. И то что я описывал в прошлом посте это у меня глючит или так отоброжается и на вашей машие? Спасибо.

Пардон! разобрался, иногда стоит сначала попробовать.... smile.gif

Автор: Mahim Dec 14 2006, 17:50

Добрый день! Скажите пожалуйста почему может не работать такая функция - выделение цепи DV и смотрю в ces а эта цепь не выделяется. При это м я делаю как нописано в help. ставлю в сетапе cross probing, при этом если я выделяю цепь в ces то она светится в dv но не на оборот. а в expeition как ту сторону так и вдругою работает. Это глюк?

Автор: fill Dec 15 2006, 14:15

Цитата(Mahim @ Dec 14 2006, 17:50) *
Добрый день! Скажите пожалуйста почему может не работать такая функция - выделение цепи DV и смотрю в ces а эта цепь не выделяется. При это м я делаю как нописано в help. ставлю в сетапе cross probing, при этом если я выделяю цепь в ces то она светится в dv но не на оборот. а в expeition как ту сторону так и вдругою работает. Это глюк?


Просто для DC\DV это не сделали.
Для DxD выделение работает в обе стороны.

Автор: MULA Dec 15 2006, 15:53

Вопрос к fillу.
При вводе текста в кирилице (Expedition2005 SP1, фонты truetype)
после некоторого кол-ва букв пропадает возможность
дальнейшего ввода и/или редактирования данного текста.
Раньше не наблюдал.
Что это ?

Автор: fill Dec 15 2006, 16:25

Цитата(MULA @ Dec 15 2006, 15:53) *
Вопрос к fillу.
При вводе текста в кирилице (Expedition2005 SP1, фонты truetype)
после некоторого кол-ва букв пропадает возможность
дальнейшего ввода и/или редактирования данного текста.
Раньше не наблюдал.
Что это ?



Когда же мы научимся грамотно формулировать вопрос - не сказано:
- в каком редакторе
- какая все-таки длина (хотя бы примерно)

Обнаружил - проблема не с длинной слов\фразы, а с одной буквой - р - в топологическом редакторе.

Автор: MULA Dec 15 2006, 16:45

Когда же мы научимся грамотно формулировать вопрос - не сказано:
- в каком редакторе
- какая все-таки длина (хотя бы примерно)

Обнаружил - проблема не с длинной слов\фразы, а с одной буквой - р - в топологическом редакторе.
[/quote]

Благодарю.
Проверил - действительно!
Выход - вместо "р" русской "p" - латынь.
Проверил - работает!

Автор: 3.14 Dec 16 2006, 12:21

При создании компонента в либе специально добавляю атрибут Cost, который потом не появляется в схеме DC соответствено CDB2BOM не может посчитать ориентировочную стоимость комплектации.
Это можно как-то поправить (ведь Value передается)?

Автор: Жека Dec 16 2006, 12:31

А как обновляете в DC - через Replace Devices ? Include PDB Data включено?

Автор: 3.14 Dec 16 2006, 12:45

1) атрибут в либе существовует до размещения его на схеме
2) попробовал через replace devices (с включеной опцией PDB), результат не изменился - атрибут отсутсвует

Автор: 3.14 Dec 16 2006, 13:01

Сори за беспокойство, я подобное уже спрашивал smile.gif
http://electronix.ru/forum/index.php?showtopic=12557&st=90

Автор: Vadim Dec 19 2006, 14:43

Вопрос по DC/DV-Exp.
Рассматриваю возможность завести в компоненте символы с пинами питания и без оных. Питание, как я понимаю, в этом случае рекомендовано описывать в PDB отдельными одновыводными гейтами с количеством слотов, равным количеству выводов одного питания. Количество гейтов равно количеству цепей питания. В каждом вентиле питания в Property следует выбрать "Supply" и ввести название цепи питания.
В случае установки на схему символа из PDB без пинов питания, "за бортом" останутся вентиля с пинами питания. Будет ли в этом случае работать атрибут Supply Rename?

Автор: Vadim Dec 21 2006, 12:53

Cледующий вопрос. По DC/DV-Exp. Хочу, чтобы при обратной аннотации после свапа менялись не только номера пинов, но и их имена. Иначе у пинов двойного назначения появляется неправильный Pin Number. В Property Definition Editor для Pin Name Overridable по умолчанию установлен в No. Стоит ли его установить в Yes? И будет ли при этом гарантия, что при обратной аннотации обязательно будут меняться и номера, и имена пинов? Если этого делать не стоит, то как защитить конкретные пины от свапа?

Автор: fill Dec 21 2006, 13:48

Цитата(Vadim @ Dec 21 2006, 12:53) *
Cледующий вопрос. По DC/DV-Exp. Хочу, чтобы при обратной аннотации после свапа менялись не только номера пинов, но и их имена. Иначе у пинов двойного назначения появляется неправильный Pin Number. В Property Definition Editor для Pin Name Overridable по умолчанию установлен в No. Стоит ли его установить в Yes? И будет ли при этом гарантия, что при обратной аннотации обязательно будут меняться и номера, и имена пинов? Если этого делать не стоит, то как защитить конкретные пины от свапа?


Имена меняться не будут. Для защиты от перестановки уберите признак эквивалентности в PDB (самая первая колонка http://electronix.ru/redirect.php?http://megratec.ru/data/ftp/exp_movie/new/Swap_gates.avi)

Автор: Vadim Dec 21 2006, 15:36

Цитата(fill @ Dec 21 2006, 14:48) *
Цитата(Vadim @ Dec 21 2006, 12:53) *

Cледующий вопрос. По DC/DV-Exp. Хочу, чтобы при обратной аннотации после свапа менялись не только номера пинов, но и их имена. Иначе у пинов двойного назначения появляется неправильный Pin Number. В Property Definition Editor для Pin Name Overridable по умолчанию установлен в No. Стоит ли его установить в Yes? И будет ли при этом гарантия, что при обратной аннотации обязательно будут меняться и номера, и имена пинов? Если этого делать не стоит, то как защитить конкретные пины от свапа?


Имена меняться не будут. Для защиты от перестановки уберите признак эквивалентности в PDB (самая первая колонка http://electronix.ru/redirect.php?http://megratec.ru/data/ftp/exp_movie/new/Swap_gates.avi)

Спасибо. Ну, раз другого выхода нет, придется действительно убирать признак эквивалентности в локальной PDB.

Автор: Vadim Dec 22 2006, 11:12

Существует ли в DC/DV возможность перемещать объекты с помощью клавиатуры(стрелочками, например)?

Автор: fill Dec 22 2006, 17:09

Цитата(Vadim @ Dec 22 2006, 11:12) *
Существует ли в DC/DV возможность перемещать объекты с помощью клавиатуры(стрелочками, например)?


По моему нет. А зачем это вообще делать в схемном редакторе?

Автор: Vadim Dec 22 2006, 17:42

Цитата(fill @ Dec 22 2006, 18:09) *
Цитата(Vadim @ Dec 22 2006, 11:12) *

Существует ли в DC/DV возможность перемещать объекты с помощью клавиатуры(стрелочками, например)?


По моему нет. А зачем это вообще делать в схемном редакторе?

Затем, зачем и в редакторе плат - для точного позиционирования. Жаль, что нету. Придется привыкать.

Написал, а тут проблема нарисовалась - у меня два монитора. На левом мониторе не работает восхитительный зум (на средней кнопке мыши) ни в DC/DV, ни в Exp smile3046.gif Что делать?

Автор: fill Dec 25 2006, 12:14

Цитата(Vadim @ Dec 22 2006, 17:42) *
Цитата(fill @ Dec 22 2006, 18:09) *

Цитата(Vadim @ Dec 22 2006, 11:12) *

Существует ли в DC/DV возможность перемещать объекты с помощью клавиатуры(стрелочками, например)?


По моему нет. А зачем это вообще делать в схемном редакторе?

Затем, зачем и в редакторе плат - для точного позиционирования. Жаль, что нету. Придется привыкать.

Написал, а тут проблема нарисовалась - у меня два монитора. На левом мониторе не работает восхитительный зум (на средней кнопке мыши) ни в DC/DV, ни в Exp smile3046.gif Что делать?


В том то и вопрос, зачем в редакторе схем точное позиционирование, это же не топология?

У меня работает на обеих мониторах, так что это локальная ваша проблема.

Автор: Vadim Dec 26 2006, 12:21

Цитата(fill @ Dec 25 2006, 13:14) *
У меня работает на обеих мониторах, так что это локальная ваша проблема.

У меня тоже только что заработало smile.gif Немного пошаманил.

Автор: Vadim Dec 27 2006, 10:30

Это опять я smile.gif Сломался Design Capture sad.gif Отсутствует Workspace и Output. View - Workspace и, соответственно View - Output не помогает. В DesignView все нормально. Как починить?

Цитата(Vadim @ Dec 19 2006, 15:43) *
Вопрос по DC/DV-Exp.
Рассматриваю возможность завести в компоненте символы с пинами питания и без оных. Питание, как я понимаю, в этом случае рекомендовано описывать в PDB отдельными одновыводными гейтами с количеством слотов, равным количеству выводов одного питания. Количество гейтов равно количеству цепей питания. В каждом вентиле питания в Property следует выбрать "Supply" и ввести название цепи питания.
В случае установки на схему символа из PDB без пинов питания, "за бортом" останутся вентиля с пинами питания. Будет ли в этом случае работать атрибут Supply Rename?

Может кому интересно. С этим разобрался. Supply Rename в этом случае работать будет. Но есть нюанс - если в компоненте кроме пинов питания присутствуют неиспользуемые пины, то в символ с пинами питания следует обязательно добавить неиспользуемые пины. Чтобы они не мозолили глаза, можно разместить их на контуре символа. Вот.

Автор: avesat Dec 29 2006, 15:18

Можно ли в Expedition из дорожки сделать резистор? R=0.18 Ом, мощность 2W... вроде видел делали embeded резисторы, но не нашел документации.

Автор: fill Dec 29 2006, 16:05

Цитата(avesat @ Dec 29 2006, 15:18) *
Можно ли в Expedition из дорожки сделать резистор? R=0.18 Ом, мощность 2W... вроде видел делали embeded резисторы, но не нашел документации.


Expedition PCB User's Guide раздел Embedded Components

Автор: avesat Dec 29 2006, 16:43

Спасибо, нашел!
Читайте маны - будете рутами smile.gif

Автор: Mahim Jan 15 2007, 12:45

Добрый день! Подскажите пожалуйста, почему может неработать функция Reusable Blocks. Я все делаю как надо, создаю проект сохраняю в библиотеке как блок, вставляю в новый проект блок, затем копирую этот блок столько раз сколько нужно, создаю pcb, и в этот момент в меню Place parts & Cells не появляется Reusable Blocks, даже количество компонентов только на один блок. Может надо гдето включить какуюто функцию? Я использую сейчас 2005. Может ктото сталкивался с такой проблеммой?

Автор: Mahim Jan 15 2007, 14:54

Причем схема является корневой а схема блока под ней

Автор: fill Jan 15 2007, 20:47

Цитата(Mahim @ Jan 15 2007, 14:54) *
Причем схема является корневой а схема блока под ней


Расширенный тренинг смотрели http://electronix.ru/redirect.php?http://www.megratec.ru/download/160/?theme=1828& глава 5? Все делаете как там описано?

Автор: Mahim Jan 16 2007, 10:13

Больщое спасибо за помощь! Да я все делал как в 5 главе, в менторе все просто и удобно, с глюком я разобрася, у меня главная схема была с надпесью Root item, и я подумал что все нормально, но только после использования функции Set as Root она видимо стала еще более Root. Теперь все нормально.

Автор: Mahim Jan 16 2007, 10:35

В менторе прсто и удобно но часто чтото не работает smile.gif, вот например в чем может быть причина когда CES перестает открыватся и из DV и из Expedition? Помогите пожалуйста!

Автор: Mahim Jan 16 2007, 11:23

Странно переместил в другой раздел на жестком диске и CES заработало, может Fill вы поможете где нужно исправить в проекте, чтобы CES запускался из того же места?

Автор: fill Jan 16 2007, 13:45

Цитата(Mahim @ Jan 16 2007, 11:23) *
Странно переместил в другой раздел на жестком диске и CES заработало, может Fill вы поможете где нужно исправить в проекте, чтобы CES запускался из того же места?


Более подробно какие действия сделали.
Если переместить проект в др. место, то надо менять ссылки в файлах *.prj и *.pcb (в приложении к CES возможно еще где-то - точно пока не знаю).

Автор: Mahim Jan 16 2007, 14:50

нет смысл в другом - проект создан изначально в определенном месте, потом перестал включатся CES, решил проексперементировать перетащил с диска D на диск C, указал в PCB место проекта, все заработало, поместил эот проект с диска C на диск обратно, в изначальное место, снова не открывается smile.gif. Причем это происходит не в первый раз. Я недавно решил начать работать CES, уж больно пугали глюки о которых писали на форумах, поэтому сейчас все не очень понятно.

Автор: fill Jan 16 2007, 14:57

Цитата(Mahim @ Jan 16 2007, 14:50) *
нет смысл в другом - проект создан изначально в определенном месте, потом перестал включатся CES, решил проексперементировать перетащил с диска D на диск C, указал в PCB место проекта, все заработало, поместил эот проект с диска C на диск обратно, в изначальное место, снова не открывается smile.gif. Причем это происходит не в первый раз. Я недавно решил начать работать CES, уж больно пугали глюки о которых писали на форумах, поэтому сейчас все не очень понятно.


А что значит не открывается - что он при этом пишет? В принципе есть всегда возможность откатиться на предыдущее сохранение из CES\backup_db.

Автор: Mahim Jan 16 2007, 15:58

в том то все и дело что ничего не пишет smile.gif. я включаю его, происодит его загрузка, и все, на этом все заканчивается, т.е. позагружался и все, хватит. и в память он тоже не загружается. Получается что я даже никаких манипуляций не могу выполнить, поэтому я и спрашивал если какиенибудь манипуляции с файлами. Видимо это только у меня такой глюк.

Автор: fill Jan 16 2007, 16:40

Цитата(Mahim @ Jan 16 2007, 15:58) *
в том то все и дело что ничего не пишет smile.gif. я включаю его, происодит его загрузка, и все, на этом все заканчивается, т.е. позагружался и все, хватит. и в память он тоже не загружается. Получается что я даже никаких манипуляций не могу выполнить, поэтому я и спрашивал если какиенибудь манипуляции с файлами. Видимо это только у меня такой глюк.


Ну тогда разобраться с этим не получится, т.к насколько я понимаю, при переносе в другую директорию (или на др. машину) CES начнет запускаться?! У меня таких симптомов не возникало.

Автор: Mahim Jan 16 2007, 16:54

Точно именно так, ну по крайней мере нашел хоть какой то выход, может не нравится имя папки, правда весь путь всеравно на английском прописан. Большое спасибо за помощь!

Автор: fill Jan 16 2007, 17:01

Цитата(Mahim @ Jan 16 2007, 16:54) *
Точно именно так, ну по крайней мере нашел хоть какой то выход, может не нравится имя папки, правда весь путь всеравно на английском прописан. Большое спасибо за помощь!


У вас там случайно пробелов в именах путей нет? Если есть - то это проблема.

Автор: Mahim Jan 16 2007, 17:53

Вы знаете именно так и есть smile.gif. Заработало!! только не пробелы а 2 скобочки smile.gif. Большое спасибо smile.gif теперь все отлично!

Автор: Mahim Jan 17 2007, 11:59

Добрый ден! Видимо этот вопрос скорее Fill-у - есть ли возможность получить файл для чип станка?

Автор: fill Jan 18 2007, 12:45

Цитата(Mahim @ Jan 17 2007, 11:59) *
Добрый ден! Видимо этот вопрос скорее Fill-у - есть ли возможность получить файл для чип станка?


Чтоб мне не тратить время для поиска информации о том что такое чип станок, его формат и т.п. Поясните более подробно что за файл нужно получить (примерная структура, может есть какие-то аналогии и т.п).

Автор: Жека Jan 18 2007, 13:03

Возможно имелся в виду ЧПУ станок?

Автор: fill Jan 18 2007, 13:37

Цитата(Жека @ Jan 18 2007, 13:03) *
Возможно имелся в виду ЧПУ станок?


Тогда возможно File > Export > General Interfaces


Generic AIS and Generic ATE


Individual Automatic Insertion Systems (AIS) and Automatic Test Equipment (ATE) Systems are not addressed, however, the system will generate a generic output for both of these CAM systems. Once these generic ASCII files have been created, they can be edited via a text editor to meet the specific needs of your company's individual CAM systems. The output file names vb_ate.txt for ATE and vb_ais.txt for AIS.

Mitron GenCad


This command produces an output file(s) that is/are compatible with the Mitron CIMBridge manufacturing framework system. This allows machine development via CB/Pro and test development via CB/Test. The output files are created in the job's ../Output directory.

Within a design, ../Output/<design_name>.cad

Within a panel, ../Output/<panel_name>.pnl

For example, if the panel name is pnl_1 and the design that was placed inside the panel was design1, the output files would be design1.cad (containing design information) and pnl_1.pnl (containing panel information).

Автор: KiV Jan 18 2007, 13:38

Или автомат для укладки чипов на плату smile.gif
Или станок ЧПУ для изготовления плат фрезеровкой smile.gif smile.gif
Или станок ЧПУ для изготовления сразу устройства "из цельного куска мрамора" smile.gif smile.gif smile.gif

Короче, надо учиться телепатии smile.gif

Автор: Mahim Jan 19 2007, 14:56

Здравствуйте! Простите, не очень понятно выразил мысль, подумал, что понятие чип станок будет достаточно smile.gif, ну это вроде ясно что не чпу. Fill, спасибо это я и хотел узнать.

Автор: ysb Feb 12 2007, 22:38

Здавствуйте!
Подскажите, пожалуйста, если мне нужно переименовать, например, символ в библиотеке, так чтобы не испортились детали, ссылающиеся на этот символ, где это сделать? Пробовал в Dashboard (просто менял имя символа), но что-то не сработало..

Автор: dm_mur Feb 13 2007, 06:15

Цитата(ysb @ Feb 12 2007, 22:38) *
Здавствуйте!
Подскажите, пожалуйста, если мне нужно переименовать, например, символ в библиотеке, так чтобы не испортились детали, ссылающиеся на этот символ, где это сделать? Пробовал в Dashboard (просто менял имя символа), но что-то не сработало..


В Лайбрари менеджере

Все ссылки в PDB на символ будут обновлены. В DxDb - ручками...

Автор: ysb Feb 13 2007, 16:19

понятно, спасибо. вот еще вопрос, как может такая ситуация


Т.е. в Dashboard (в DxDesigner тоже) все норм, а LM не видит библиотек и все время норовит обновить ini-файл с прописанными к этим библиотекам путями.
еще раз спасибо)

Автор: fill Feb 13 2007, 18:16

Цитата(ysb @ Feb 13 2007, 16:19) *
понятно, спасибо. вот еще вопрос, как может такая ситуация


Т.е. в Dashboard (в DxDesigner тоже) все норм, а LM не видит библиотек и все время норовит обновить ini-файл с прописанными к этим библиотекам путями.
еще раз спасибо)


Смотрите лог. файл в нем есть ссылки на ошибки из-за которых LM не может собрать ЦБ.

Автор: ysb Feb 14 2007, 16:52

Ладно, попобую задать вопрос по-другому. Как в .lmc файл записать существующую иерархию компонентов?
Мои действия: создаю в LM .lmc файл, копирую к нему папку SymbolLibs со всеми компонентами, прописываю в файле .ini все пути и в Dashboard делаю Import Library Search Order. На одном компе все нормально, а на другом вот какой-то косяк..
Спасибо!

Автор: fill Feb 14 2007, 19:01

Цитата(ysb @ Feb 14 2007, 16:52) *
Ладно, попобую задать вопрос по-другому. Как в .lmc файл записать существующую иерархию компонентов?
Мои действия: создаю в LM .lmc файл, копирую к нему папку SymbolLibs со всеми компонентами, прописываю в файле .ini все пути и в Dashboard делаю Import Library Search Order. На одном компе все нормально, а на другом вот какой-то косяк..
Спасибо!


После создания LM нужно зайти в редактор разделов библиотеки (Partition_Editor)и создать им эти разделы.
После этого импортировать символы в эти разделы. Как показано в:

http://electronix.ru/redirect.php?http://www.megratec.ru/download/163/168/
Удаление старой информации компонента ПЛИС и его символов из Центральной Библиотеки, импорт нового описания компонента (PDB) и его символов сгенеренных из IO_Designer


Как создать проект в DxD и подключить ЦБ, упаковать и передать на плату смотрите в http://electronix.ru/redirect.php?http://megratec.ru/data/ftp/exp_movie/new/DxD_CDB.swf

Автор: Mahim Feb 15 2007, 13:07

Добрый день! Помогите пожалуйста, в библиотеке переместил из одной директории элементы (в parts) в другую, а как мне можно натроить проект, чтобы он автоматически нашел эти элименты в новых директориях? ну или хотябы варианты действий? Реч идет о DV 2005. Т.е. хотелось бы чтобы DV переназначил в свойствах элементов адреса, где они расположены. Таких одинаковых элеменов на схеме много и вручную как то плохо их переставлять.

Автор: gray.k Feb 15 2007, 13:22

Цитата(Mahim @ Feb 15 2007, 13:07) *
Добрый день! Помогите пожалуйста, в библиотеке переместил из одной директории элементы (в parts) в другую, а как мне можно натроить проект, чтобы он автоматически нашел эти элименты в новых директориях? ну или хотябы варианты действий? Реч идет о DV 2005. Т.е. хотелось бы чтобы DV переназначил в свойствах элементов адреса, где они расположены. Таких одинаковых элеменов на схеме много и вручную как то плохо их переставлять.

Что имеется ввиду под "директорией", куда Вы переместили компоненты? Если это раздел в библиотеке, то проект никак настраивать не надо (только включите новые разделы в схему поиска в Library). При упаковке проекта в библиотеке ищются компоненты по полю PartNumber, а не по имени раздела где компоненты располагаются.

Автор: Mahim Feb 15 2007, 13:29

Спасибо за ответ! А если я немного изменил название, таким образом получается новый компонент, каким образом мне его автоматизированно заменить?

Автор: fill Feb 15 2007, 13:44

Цитата(Mahim @ Feb 15 2007, 13:07) *
Добрый день! Помогите пожалуйста, в библиотеке переместил из одной директории элементы (в parts) в другую, а как мне можно натроить проект, чтобы он автоматически нашел эти элименты в новых директориях? ну или хотябы варианты действий? Реч идет о DV 2005. Т.е. хотелось бы чтобы DV переназначил в свойствах элементов адреса, где они расположены. Таких одинаковых элеменов на схеме много и вручную как то плохо их переставлять.


Команда-диалог Replace_Device

Автор: Mahim Feb 15 2007, 14:48

Спасибо все получилось

Автор: Mahim Feb 15 2007, 15:19

Ктонибудь знает, как можно копировать компоненты в центральную библиотеку из локальных, которые находятся внутри проекта, например используя Library Services?

Автор: fill Feb 15 2007, 19:16

Цитата(Mahim @ Feb 15 2007, 15:19) *
Ктонибудь знает, как можно копировать компоненты в центральную библиотеку из локальных, которые находятся внутри проекта, например используя Library Services?


Вызвать Library Services из ExpeditionPCB и экспортировать.

Автор: Mahim Feb 16 2007, 11:22

Спасибо, все получилось.

Автор: jam Feb 16 2007, 22:19

Хочу научится работать в expedition , подскажите где всять просмотровик видеороликов под линукс.
СергейВ.

Автор: ysb Feb 19 2007, 13:20

Не подскажете, атрибут элементов VALUE обязателен для экспорта из DxDesigner в Expedition? Если нет, то где галочку поставить, чтобы ошибки не генерились? И можно ли обойтись без CDB Packager, у меня его нет почему-то..?
Спасибо!

Автор: ysb Feb 19 2007, 15:23

еще вот у меня почему-то в LM какое-то не такое меню по правому клику на элементе(как, например, у уважаемого dm_mur)



извините, если вопросы весьма глуппые
всем спасибо

Автор: Volkov Feb 19 2007, 22:02

Вот такой вопрос. Делаю компонент фпга, с эквивалентными ячейками. Свапаю пины в гейте, после бак аннотейшн, не пакуется проект. Выдает ошибку "pin namber ... on symbol pin ... is of the wrong swap group". Тоесть неправильная эквивалентность гейтов стала. А как тогда сделать эквивалентные ячейки, с свапируемыми пинами?

Автор: fill Feb 20 2007, 16:16

Цитата(ysb @ Feb 19 2007, 13:20) *
Не подскажете, атрибут элементов VALUE обязателен для экспорта из DxDesigner в Expedition? Если нет, то где галочку поставить, чтобы ошибки не генерились? И можно ли обойтись без CDB Packager, у меня его нет почему-то..?
Спасибо!


Смотрите тренинг по DxD, там описан процесс работы через упаковщик DxD (Create_PCB_netlist)

Автор: fill Feb 20 2007, 17:46

Цитата(Volkov @ Feb 19 2007, 22:02) *
Вот такой вопрос. Делаю компонент фпга, с эквивалентными ячейками. Свапаю пины в гейте, после бак аннотейшн, не пакуется проект. Выдает ошибку "pin namber ... on symbol pin ... is of the wrong swap group". Тоесть неправильная эквивалентность гейтов стала. А как тогда сделать эквивалентные ячейки, с свапируемыми пинами?


Чем пакуете?

Автор: Volkov Feb 21 2007, 11:38

DxDesigner ом. Как я понял - в принципе не получится. Для того чтоб пины в еквивалентных ячейках свапировались без нарушения эквивалентности, принцып свапирования должен быть другим - переставлять не пиннамберы - а наименование цепи в схеме, так как это реализовано в пикаде.
Хотя можно обойтись и без эквивалентных ячеек, просто прикинуть все при рисовании схемы.

Вот непонятно как бороться вот с такой ерундой - рисую символ сохраняю - все окей. Затем, при размещении в схеме вижу что появились атрибуты пинов которые были отключены. Повторное редактирование ничего не дает.

Автор: avesat Feb 21 2007, 13:18

Атрибут PINOFF использовали?

Автор: Volkov Feb 21 2007, 17:20

Нет, появляются pintype.

Автор: fill Feb 21 2007, 20:21

Цитата(Volkov @ Feb 21 2007, 11:38) *
DxDesigner ом. Как я понял - в принципе не получится. Для того чтоб пины в еквивалентных ячейках свапировались без нарушения эквивалентности, принцып свапирования должен быть другим - переставлять не пиннамберы - а наименование цепи в схеме, так как это реализовано в пикаде.
Хотя можно обойтись и без эквивалентных ячеек, просто прикинуть все при рисовании схемы.

Вот непонятно как бороться вот с такой ерундой - рисую символ сохраняю - все окей. Затем, при размещении в схеме вижу что появились атрибуты пинов которые были отключены. Повторное редактирование ничего не дает.


1. Если все правильно сделано, то паковаться должен. Я через IOD гонял проект ПЛИС-схема-плата много раз, с перестановками как в ПЛИС, так и на плате. Так что надо разбираться в конкретном вашем случае. Судя по диагностике у вас происходит не перестановка пинов внутри вентиля, а между вентилями и получается что пин из одного вентиля попал в другой вентиль, а остальные пины этого вентиля остались на месте.
2. В настройках проекта установите чтобы все новые атрибуты были невидимыми http://electronix.ru/redirect.php?http://www.megratec.ru/forum/1/?theme=2317&.

Автор: Volkov Feb 22 2007, 12:14


Я хотел добиться что бы пины переставлялись как между вентилями - сохраняя эквивалентность (скажем dqs пину при перестановке присваивался пиннамбер такого же dqs пина эквивалентного вентиля), так и перестановку пинов внутри вентиля - вот тут и возникает конфликт - пиннамберы перестанавливаются, скажем dq0 присвоен был пин R5, при перестановке ему присвоился пин R6 -
что не соответствует записи в PartDB. Вот поэтому он и не пакует.
Может то что я задумал по другому делается?

Автор: fill Feb 22 2007, 18:07

Скорее всего у вас ошибка в схеме, т.е свопируемость заданая в схеме отличается от PDB.
Вы PDB получили из схемы или вручную создали\правили?
Можно вообще не иметь PDB в ЦБ. Удалите PDB из ЦБ и упаковщик создаст PDB.hkp, который импортируйте прямо в плату. Ошибок при упаковке не будет, т.к сравнивать не с чем (в ЦБ нет этой PDB).

Автор: Volkov Feb 23 2007, 12:12

Я создал центральную библиотеку и ею пользуюсь.
Спасибо, оказывается не все так просто - одна библиотека на все про все, нужно читать даташит.


Нет всетаки непонятно. Создаю библиотеку центральную. Затем размещаю компоненты на схеме, пакую.
Как создать PDB из схемы?

Автор: avesat Feb 26 2007, 13:41

....\docs\pdfdocs\lm_proc_gd.pdf

See “Creating Parts (Using Part Editor)” on page 2-74 for more information smile.gif

Автор: ysb Feb 26 2007, 15:55

что значит ошибка
Error 222: Error - Could not find WIR file NAME:NAME.1 ?
что такое WIR file и где он должен находиться?


спасибо!

Автор: fill Feb 26 2007, 18:44

Цитата(Volkov @ Feb 23 2007, 12:12) *
Я создал центральную библиотеку и ею пользуюсь.
Спасибо, оказывается не все так просто - одна библиотека на все про все, нужно читать даташит.


Нет всетаки непонятно. Создаю библиотеку центральную. Затем размещаю компоненты на схеме, пакую.
Как создать PDB из схемы?


Объясняю популярно, маршрут DxD-ExpPCB имеет два варианта работы:
1. DxD-->netlist-->ExpPCB
2. DxD-->CDB-->ExpPCB
Соотвественно в первом упаковка через Create_PCB_Netlist, во втором Package_CDB.
Если Create_PCB_Netlist, то внутри папки проекта DxD автоматом создается файл PDB.hkp, где содержатся PDB для всех компонентов схемы (информация берется с символов на схеме). При этом процессом упаковки\генерации\верификации можно управлять (закладка Full_Editing в диалоге Create_PCB_Netlist, там много опций влияющих на этот процесс). Именно в этом случае наличие PDB в ЦБ не обязательно, более того лучше если их нет, иначе происходит сравнение информации на схеме и в ЦБ и при расхождении появляется ошибка упаковки. Т.е. добиться упаковки можно убрав избыточную информацию:
- с символа на схеме (оставить только DEVICE по которому упаковка берется из PDB в ЦБ)
- или удалив PDB в ЦБ

Автор: ysb Feb 28 2007, 02:55

подскажите, возможно ли в Expedition повернуть(на 90град.) несколько символов с участками цепей?

спасибо!

Автор: dm_mur Feb 28 2007, 06:58

Цитата(ysb @ Feb 28 2007, 02:55) *
подскажите, возможно ли в Expedition повернуть(на 90град.) несколько символов с участками цепей?

спасибо!


В Expedition2005SP1
Edit -> Circuit Move & Copy.
Появляется Selection Filter и Selection List (если не появилось - вызывается через контекстное меню). и.т.д.

Автор: ysb Feb 28 2007, 11:50

у меня Exp 2004, что-то в edit нет такого пункта. а в каком режиме надо поворачивать? place, route, draw mode? если я, например, в place mode выбираю несколько компонентов(соединенных друг с другом) и делаю rotate 90, выдается ошибка, не может типа..

help.gif

Автор: avesat Feb 28 2007, 12:01

Цитата(ysb @ Feb 28 2007, 10:50) *
... в place mode выбираю несколько компонентов(соединенных друг с другом) и делаю rotate 90, выдается ошибка, не может типа..

help.gif


Какая именно ошибка?

Автор: ysb Feb 28 2007, 12:07

cannot resolve violation between items in the move set

Автор: dm_mur Feb 28 2007, 12:10

Цитата(ysb @ Feb 28 2007, 11:50) *
у меня Exp 2004, что-то в edit нет такого пункта. а в каком режиме надо поворачивать? place, route, draw mode? если я, например, в place mode выбираю несколько компонентов(соединенных друг с другом) и делаю rotate 90, выдается ошибка, не может типа..

help.gif


Фишка Circuit Move&Copy появилась в 2005SP1. В 2004 соответственно не было. У вас ошибка может возникать если группа компонентов не может встать в результате поворота на место (что-то мешает: края платы, другие компоненты..??) Попробуйте после выделения F2(Move), когда выделенное "сорвется с места" - покрутить как надо и поставить куда надо. Обратите внимение, что выбранную группу можно "оторвать" от подходящих трасс и перекинуть на противоположный слой.

Автор: ysb Feb 28 2007, 12:37

хм.. похоже, дело в том, что он поворачивает каждый элемент в выделенной области вокруг своей оси, а не всю область сразу. неужели нет возможности повернуть всю область?

Автор: dm_mur Feb 28 2007, 12:45

Цитата(ysb @ Feb 28 2007, 12:37) *
хм.. похоже, дело в том, что он поворачивает каждый элемент в выделенной области вокруг своей оси, а не всю область сразу. неужели нет возможности повернуть всю область?


хм.

Было:

Выделили-взяли:

Повернули-поставили:


Повернул как видно все а не каждый элемент в отдельности

Автор: ysb Mar 2 2007, 14:05

может в exp2005 по-другому устроено, ну да не важно, повернул все что надо по отдельности)
еще такой вопрос: какая грамотная последовательность действий, если create pcb netlist и forward annotation проходят без сообщений о ошибках, а в expedition не появляются(в place parts) все детали, или не исчезают старые, которых уже и нет в схеме?

спасибо!



UPD: проблемы решены, еще раз спасибо!

Автор: gray.k Mar 2 2007, 14:36

Цитата(ysb @ Mar 2 2007, 14:05) *
может в exp2005 по-другому устроено, ну да не важно, повернул все что надо по отдельности)
еще такой вопрос: какая грамотная последовательность действий, если create pcb netlist и forward annotation проходят без сообщений о ошибках, а в expedition не появляются(в place parts) все детали, или не исчезают старые, которых уже и нет в схеме?

спасибо!

А Вы не забыли в окне Project Integration Unused Part установить Delete. А вот по поводу не появляются детали - попробуйте перестроить локальную библиотеку при аннотации (в окне Project Integration Library > Extraction options>Delete local data... )

Автор: fill Mar 2 2007, 14:39

Цитата(ysb @ Mar 2 2007, 14:05) *
может в exp2005 по-другому устроено, ну да не важно, повернул все что надо по отдельности)
еще такой вопрос: какая грамотная последовательность действий, если create pcb netlist и forward annotation проходят без сообщений о ошибках, а в expedition не появляются(в place parts) все детали, или не исчезают старые, которых уже и нет в схеме?

спасибо!



UPD: проблемы решены, еще раз спасибо!



Старые не исчезают если в диалоге интеграции стоит Change to spares.

Новые могут не появится если не найдена Cell прописанная в PDB.

Автор: Mahim Mar 5 2007, 12:52

Добрый день! Подскажите пожалуйста, каким образом можно настроить зазоры в CES чтобы было так -есть расстояние между диф парой (это понятно там где Trace&VIA) есть зазор между другой диф парой и есть зазор между цругими цепями, между другими цепями я могу настроить через классы(будет использоваться Trace to Trace), но получается что между другой диф парой тоже будет использоваться Trace to Trace. А как же я могу настроить зазоры,чтобы между диф парами и дугими цепями они были разными.

Русская версия Invision Power Board (http://www.invisionboard.com)
© Invision Power Services (http://www.invisionpower.com)