реклама на сайте
подробности

 
 
> Убрать stubs и завершить цепи в плате PCAD (>1000 проблем)
Tiger
сообщение Nov 11 2017, 22:47
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 111
Регистрация: 21-02-06
Из: Москва
Пользователь №: 14 556



Здравствуйте

Есть плата в PCAD, не очень-то и простая (DDR2, PCIe - 20 страниц схематики итого). Мы ее получили от субконтрактора, который, в принципе, условия контракта выполнил (из этой платы можно сгенерить герберы и девайс работает), но проблемы в том, что там свыше 1000 проблем, которые сводятся к двум основным типам:
1. Не доведенные до конца цепи (примерно 0.01мм остаток), что дает кучу резинок
2. И stubs от контактных площадок у компонентов, такой же длины, что дает вторую половину кучи резинок.

На Герберах, разумеется, этого всего не видно, поскольку резинки не выходят за пределы контактных площадок. Мы сейчас хотим эту плату изменить, но при таком количестве недоразведенных дорожек - и пытаться не стоит.

Первопричина проблемы, полагаю, состоит в том, что плата роутилась в чем-то еще (схематика вообще сделана в Оркаде, синхронизироваться с ней через втягивание платы в Аллегро - отдельная задача), а потом ее затянули в PCAD, записали файл в формате PCAD и таким отдали нам. В процессе импорта, видимо, были указаны дюймы, которые милсы, а при импорте указали мм. Ну вот и получилось так. Раздолбайство это было обычное, или попытка поднять дополнительные деньги на саппорте - не важно сейчас.

Еще одна проблема - constraints нет, от слова совсем, даже дифпары не указаны как дифпары, если не считать названия цепей N и P.

Собственно, хочется спросить совета, что тут можно сделать (кроме очевидного - потребовать с субконтрактора промежуточные файлы со всего маршрута, но там будут свои проблемы). В голову приходит несколько вариантов:
1) Выкинуть его в Specctra и там доразвести автоматом - в смысле, написать do-файл, который проведет оставшиеся проводники 4mils до точки соединения и убьет незавершенные stubs короче тех же 4 mils. Минус - не умею я писать do-файлы и не знаю, можно ли так сделать вообще.
2) Втянуть во что-то более приличное (Altium, Allegro, PADS) через PDIF и доразвести там автоматом. Попробовал - плата после импорта была жестоко обругана DRC, а править существующие дефолтные рулеса, чтобы его заткнуть и предохранить при доразводке дифпары и length matching (constraints-то нет) от оптимизации - это, опять же, огромный геморрой. Понятно, делать-то это все равно потом придется, но как-то сразу не хочется вкладывать массу своего времени непонятно в какого качества дизайн.

Что посоветуете? Я в Альтиуме-Аллегре больше работаю, может для PCAD есть какие-то стандартные решения...

Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Tiger   Убрать stubs и завершить цепи в плате PCAD (>1000 проблем)   Nov 11 2017, 22:47
- - musa   Цитата(Tiger @ Nov 12 2017, 01:47) Что по...   Nov 12 2017, 07:17
- - _4afc_   Цитата(Tiger @ Nov 12 2017, 01:47) 1. Не ...   Nov 12 2017, 10:06
|- - musa   Цитата(_4afc_ @ Nov 12 2017, 13:06) должн...   Nov 12 2017, 11:34
|- - Tiger   Цитата(_4afc_ @ Nov 12 2017, 13:06) Сленг...   Nov 12 2017, 12:30
|- - musa   Цитата(Tiger @ Nov 12 2017, 15:30) PCAD 2...   Nov 12 2017, 16:32
|- - _4afc_   Цитата(Tiger @ Nov 12 2017, 15:30) Спасиб...   Nov 13 2017, 13:12
|- - Tiger   Обновление: Огромное спасибо всем за советы. Помог...   Nov 13 2017, 19:54
||- - PCBtech   Цитата(Tiger @ Nov 13 2017, 22:54) Обновл...   Nov 13 2017, 20:49
|||- - Tiger   Цитата(PCBtech @ Nov 13 2017, 23:49) Не н...   Nov 14 2017, 06:52
|||- - PCBtech   Цитата(Tiger @ Nov 14 2017, 09:52) Подска...   Nov 14 2017, 12:46
|||- - musa   Цитата(PCBtech @ Nov 14 2017, 15:46) У на...   Nov 14 2017, 13:27
|||- - PCBtech   Цитата(musa @ Nov 14 2017, 16:27) Ну так ...   Nov 14 2017, 14:10
||- - musa   Цитата(Tiger @ Nov 13 2017, 22:54) попытк...   Nov 14 2017, 05:58
|- - Tiger   Цитата(_4afc_ @ Nov 13 2017, 16:12) PS: п...   Nov 20 2017, 11:54
- - ViKo   Здесь есть, никуда ходить искать не надо.   Nov 12 2017, 17:53
|- - musa   Цитата(ViKo @ Nov 12 2017, 20:53) Здесь е...   Nov 13 2017, 04:26
|- - ViKo   Цитата(musa @ Nov 13 2017, 07:26) Сюда ег...   Nov 13 2017, 05:55
- - PCBtech   Цитата(Tiger @ Nov 12 2017, 01:47) Есть п...   Nov 12 2017, 19:23
|- - Tiger   Цитата(PCBtech @ Nov 12 2017, 22:23) Есть...   Nov 12 2017, 22:25
|- - Tiger   Цитата(PCBtech @ Nov 12 2017, 22:23) Пото...   Nov 15 2017, 15:19
- - Uree   Tools -> Derive Connectivity... если она есть в...   Nov 15 2017, 17:43
- - Tiger   Цитата(Uree @ Nov 15 2017, 20:43) Tools -...   Nov 16 2017, 11:44


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 16th April 2024 - 08:31
Рейтинг@Mail.ru


Страница сгенерированна за 0.0141 секунд с 7
ELECTRONIX ©2004-2016