Давайте начнём с приятного - некоторых англоязычных примеров, которые я посмотрел с интересом:
Tutorial on the Design and Characterization of Class-B and AB Amplifiers (пошаговость усложнения схемы)
Teardown, Repair & Experiments with the Anritsu 37347A 20GHz Vector Network Analyzer (шикарный пакет для показа принципов работы схемы
Cascading Opamps For Increased Bandwidth надо попробовать - всегда пугали возбуждением
CMOS SCR Latchup Tutorial у нас тиристорный эффект по другому рисовали
и т.д.
Теперь о неприятном:
Если вы разведёте FPGA DDR3 в 16 слоях HDI, в BGA с активным согласованием уровней и амперными модулями питания от Linear - мне это будет не интересно.
Вот в 6 слоях, да чтобы Резонит мог изготовить плату, без активного согласования, с питанием от USB2 - уже интересно, а если чипы будут не BGA и поштучно заказываемые - к вам потянутся.
И соединить FPGA DDR3 - мало. Надо ещё в конкретном пакете разработчика всё это запустить...
А на выходе 100 роликов описывающие решение одной задачи, нужной 1% аудитории.
Цитата(vova2211 @ Sep 20 2016, 14:20)
Здрасьте, запилить, Пасип; кулибинкие, академмии, одобных; нихрена - я имею тонну опыта...
Я дико извиняюсь, а уроки-презентации для простых профессионалов вы будете в таком же стиле и с таким же количеством опечаток вести?
И кстати, FPGA по русски - это ПЛИС, причём как
АЯ-нибудь. Вы представляете насколько вам, иностранцу, придётся подтягивать свой инженерный русский в отсутствие практики - у вас, и утверждённой ГОСТами современной терминологии - у нас?