реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Zynq SoC и GTX приемопередатчики
Bakradze
сообщение Sep 3 2018, 12:42
Сообщение #1


Местный
***

Группа: Участник
Сообщений: 432
Регистрация: 17-12-09
Пользователь №: 54 306



Подскажите вкратце, можно ли и как подключить GTX-передатчик к процессорному ядру в вышеуказанной SoC? Wizard'ом я создал дизайн (Vivado 2018). А дальше как действовать?

Спасибо
Go to the top of the page
 
+Quote Post
gosha-z
сообщение Sep 3 2018, 12:44
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 327
Регистрация: 30-10-05
Пользователь №: 10 288



Цитата(Bakradze @ Sep 3 2018, 15:42) *
А дальше как действовать?


Описать задачу, а не предполагаемый способ решения.
Go to the top of the page
 
+Quote Post
Bakradze
сообщение Sep 3 2018, 12:49
Сообщение #3


Местный
***

Группа: Участник
Сообщений: 432
Регистрация: 17-12-09
Пользователь №: 54 306



Задача - подключить пп каким-то образом к процессору и передавать данные, по-моему очевидно
Go to the top of the page
 
+Quote Post
Arlleex
сообщение Sep 3 2018, 16:46
Сообщение #4


Местный
***

Группа: Участник
Сообщений: 492
Регистрация: 12-11-11
Пользователь №: 68 264



Цитата(Bakradze @ Sep 3 2018, 15:42) *
А дальше как действовать?

1. Пинать ПЛИСовщика писать ядро нужного интерфейса. С регистровой моделью и буферами обмена.
2. Пинать программиста писать логику взаимодействия с ядром ПЛИСовода в соответствии с протоколом.
Go to the top of the page
 
+Quote Post
Bakradze
сообщение Sep 4 2018, 12:12
Сообщение #5


Местный
***

Группа: Участник
Сообщений: 432
Регистрация: 17-12-09
Пользователь №: 54 306



Цитата(Arlleex @ Sep 3 2018, 19:46) *
1. Пинать ПЛИСовщика писать ядро нужного интерфейса. С регистровой моделью и буферами обмена.
2. Пинать программиста писать логику взаимодействия с ядром ПЛИСовода в соответствии с протоколом.


Т.е. стандартных методов подключения последовательных пп GTX через, к примеру, шину AXI - нету?
Go to the top of the page
 
+Quote Post
RobFPGA
сообщение Sep 4 2018, 12:41
Сообщение #6


Профессионал
*****

Группа: Свой
Сообщений: 1 214
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!
Цитата(Bakradze @ Sep 4 2018, 15:12) *
Т.е. стандартных методов подключения последовательных пп GTX через, к примеру, шину AXI - нету?
Стандартные методы есть! Но мы вам не скажем так как Вы не определились а какой именно стандарт вам нужен - SRIO, FiberChanel, Infiniband, Aurora, Ethernet, ..., или может что то уникальное, на 146% не имеющее аналогов в мировой практике? Например UART sm.gif.

Для ответа на ваш вопрос нужно немного конкретики о поставленной задаче как Вам выше и советовали.

Удачи! Rob.
Go to the top of the page
 
+Quote Post
Bakradze
сообщение Sep 5 2018, 04:31
Сообщение #7


Местный
***

Группа: Участник
Сообщений: 432
Регистрация: 17-12-09
Пользователь №: 54 306



Цитата(RobFPGA @ Sep 4 2018, 15:41) *
Приветствую!
Стандартные методы есть! Но мы вам не скажем так как Вы не определились а какой именно стандарт вам нужен - SRIO, FiberChanel, Infiniband, Aurora, Ethernet, ..., или может что то уникальное, на 146% не имеющее аналогов в мировой практике? Например UART sm.gif.

Для ответа на ваш вопрос нужно немного конкретики о поставленной задаче как Вам выше и советовали.

Удачи! Rob.


Ок, из этого набора страшных слов только aurora показалась более-менее знакомым. Вот как ядро авроры подключить к арму?
Go to the top of the page
 
+Quote Post
RobFPGA
сообщение Sep 5 2018, 06:54
Сообщение #8


Профессионал
*****

Группа: Свой
Сообщений: 1 214
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!
Цитата(Bakradze @ Sep 5 2018, 07:31) *
Ок, из этого набора страшных слов только aurora показалась более-менее знакомым. Вот как ядро авроры подключить к арму?
Уточню - это не крейсер sm.gif
Краткая последовательность действий -
1. Читаем доки на шину AXI
2. Читаем доки на ZYNQ
3. Читаем доки на Aurora core
4. Генерируем Aurora core и example design для Aurora, запускаем его на симе
5. Определяемся что и как будем передавать (стурктура dataflow), как будем управлять
... перерыв на обед ...
6. Ваяем модуль управления AXI4L - Aurora control
7. Лепим dataflow из го. FIFO и (на выбор) AXI DataMover, AXI DMA, либо какое свое AXI4 MM-AXI4 Stream рукоблудие.
8. Пишем драйвер управления
9. Собираем все вкучу, пишем testbench и пытаемся взлететь на симе с ZYNQ BFM
10. Компилируем, прошиваем и в конце рабочего дня сдаем проект. biggrin.gif

Для экономии времени пункт 5 не обязателен. laughing.gif

Успехов! Rob.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 16th April 2024 - 12:36
Рейтинг@Mail.ru


Страница сгенерированна за 0.04525 секунд с 7
ELECTRONIX ©2004-2016