Версия для печати темы
Нажмите сюда для просмотра этой темы в обычном формате
Форум разработчиков электроники ELECTRONIX.ru _ Разработка цифровых, аналоговых, аналого-цифровых ИС _ Модель паразитного pnp на подложку в npn транзисторе
Автор: TiNat Sep 1 2018, 11:38
Добрый день. Может есть специалисты по созданию spice-моделей элементной базы. Проблема такова: по отдельности снимаем характеристики основного npn транзистора и паразитного pnp на подложку. Экстрагируем с использованием IC-CAP параметры модели ( используется e Berkeley-Spice Gummel-Poon для симмулятора spectre) и создаем subckt, включающую в себя два транзистора - основной и паразитный. Но в таком варианте, при моделировании паразитного pnp транзистора, он не работает, т.к. переход база-эмиттер pnp зашунтирован переходом база-коллектор npn. Может кто подскажет, как описать интегральный npn транзистор с учетом паразитного pnp.
Автор: baumanets Sep 6 2018, 10:30
Задача какая? Научная/образовательная или коммерческая?
Если коммерческая могу подкинуть контакты людей не с Москвы, кто занимался на этим на трехмикронных нормах.
Автор: TiNat Sep 7 2018, 19:22
Если коммерческая могу подкинуть контакты людей не с Москвы, кто занимался на этим на трехмикронных нормах.
Задача коммерческая. Модели мы делаем давно, но уровень gmmel-poon. Думал, возможно ли качественно описать транзистор с паразитом используя данный уровень модели. Решение есть, использовать модель vbic. Но для этого необходимо время для обучения экстракции параметров в данную модель. Видимо, придется нашим специалистам, занимающимся экстракцией параметров модели изучать vbic модель.
Русская версия Invision Power Board (http://www.invisionboard.com)
© Invision Power Services (http://www.invisionpower.com)