реклама на сайте
подробности

 
 
2 страниц V   1 2 >  
Reply to this topicStart new topic
> Порекомендуйте книги по верификации
fpga_verilog
сообщение Mar 31 2018, 03:49
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 39
Регистрация: 3-04-16
Пользователь №: 91 138



Порекомендуйте книги по верификации проектов FPGA, желательно на английском языке.
Также интересует, какое специализированное ПО используется для разработки и запуска тестов, помимо симуляторов Verilog/SV, и любые книги/сайты, посвящённые этому делу.
Интересует верификация сложных проектов, связанных с обработкой сигналов (возможно, изображений и видео).

Сообщение отредактировал fpga_verilog - Mar 31 2018, 03:49
Go to the top of the page
 
+Quote Post
iosifk
сообщение Mar 31 2018, 07:36
Сообщение #2


Гуру
******

Группа: Модераторы
Сообщений: 4 011
Регистрация: 8-09-05
Из: спб
Пользователь №: 8 369



Цитата(fpga_verilog @ Mar 31 2018, 06:49) *
Интересует верификация сложных проектов, связанных с обработкой сигналов (возможно, изображений и видео).

При сложных проектах, отладка из проверки "сигналов на диаграмме", превращается в проверку "прохождения данных по проекту". А для этого в симуляции надо гонять достаточно много данных. А потому начинайте изучение с работы с файлами в симуляции. Как читать данные для симуляции из файла, как писать данные из симуляции в файл. Форматы файлов можно взять такими, чтобы их потом можно было легко обрабатывать другими программными инструментами.


--------------------
www.iosifk.narod.ru
Go to the top of the page
 
+Quote Post
_Ivan_33
сообщение Mar 31 2018, 09:00
Сообщение #3


fpga designer
****

Группа: Свой
Сообщений: 613
Регистрация: 20-04-08
Из: Зеленоград
Пользователь №: 36 928



testbench.in
verifiacationacademy.com
Systemverilog for verification

uvm Primer

Вообще лучше зайти на амазон и посмотреть все книги по этой теме


--------------------
Go to the top of the page
 
+Quote Post
fpga_verilog
сообщение Mar 31 2018, 16:36
Сообщение #4


Участник
*

Группа: Участник
Сообщений: 39
Регистрация: 3-04-16
Пользователь №: 91 138



Цитата(iosifk @ Mar 31 2018, 08:36) *
При сложных проектах, отладка из проверки "сигналов на диаграмме", превращается в проверку "прохождения данных по проекту". А для этого в симуляции надо гонять достаточно много данных. А потому начинайте изучение с работы с файлами в симуляции. Как читать данные для симуляции из файла, как писать данные из симуляции в файл. Форматы файлов можно взять такими, чтобы их потом можно было легко обрабатывать другими программными инструментами.


Я сейчас так и делаю, но я подумал, что, возможно, есть какие-то другие решения.

Сообщение отредактировал fpga_verilog - Mar 31 2018, 16:41
Go to the top of the page
 
+Quote Post
petrov
сообщение Apr 3 2018, 12:24
Сообщение #5


Гуру
******

Группа: Свой
Сообщений: 2 220
Регистрация: 21-10-04
Из: Balakhna
Пользователь №: 937



Цитата(fpga_verilog @ Mar 31 2018, 06:49) *
связанных с обработкой сигналов


В симулинке другой подход, разработка в виде модели, fixed point часть работает в окружении double части, никаких файлов, всё в одной среде работает, удобная визуализация сигналов, фокус на задаче, а не на HDL анахронизмах, HDL лишь промежуточный формат для передачи синтезатору, минуя HDL кодинг и HDL симуляцию.
Go to the top of the page
 
+Quote Post
Amurak
сообщение Apr 13 2018, 05:44
Сообщение #6


Местный
***

Группа: Свой
Сообщений: 211
Регистрация: 18-11-12
Пользователь №: 74 459



Цитата(petrov @ Apr 3 2018, 15:24) *
В симулинке другой подход, разработка в виде модели, fixed point часть работает в окружении double части, никаких файлов, всё в одной среде работает, удобная визуализация сигналов, фокус на задаче, а не на HDL анахронизмах, HDL лишь промежуточный формат для передачи синтезатору, минуя HDL кодинг и HDL симуляцию.

А в ПЛИС потом как это все запихивать?
Go to the top of the page
 
+Quote Post
petrov
сообщение Apr 13 2018, 09:00
Сообщение #7


Гуру
******

Группа: Свой
Сообщений: 2 220
Регистрация: 21-10-04
Из: Balakhna
Пользователь №: 937



Цитата(Amurak @ Apr 13 2018, 08:44) *
А в ПЛИС потом как это все запихивать?


Так же как любой HDL запихивается.
Go to the top of the page
 
+Quote Post
Amurak
сообщение Apr 13 2018, 15:07
Сообщение #8


Местный
***

Группа: Свой
Сообщений: 211
Регистрация: 18-11-12
Пользователь №: 74 459



Цитата(petrov @ Apr 13 2018, 12:00) *
Так же как любой HDL запихивается.

Сгенерить HDL из симулинка, после чего запихнуть ее в проект ПЛИС?
Go to the top of the page
 
+Quote Post
petrov
сообщение Apr 13 2018, 17:53
Сообщение #9


Гуру
******

Группа: Свой
Сообщений: 2 220
Регистрация: 21-10-04
Из: Balakhna
Пользователь №: 937



Цитата(Amurak @ Apr 13 2018, 18:07) *
Сгенерить HDL из симулинка, после чего запихнуть ее в проект ПЛИС?


Да.
Go to the top of the page
 
+Quote Post
Amurak
сообщение Apr 13 2018, 20:25
Сообщение #10


Местный
***

Группа: Свой
Сообщений: 211
Регистрация: 18-11-12
Пользователь №: 74 459



Цитата(petrov @ Apr 13 2018, 20:53) *
Да.

Не очень удобно в плане контроля версий. И кастомный ЦОС из симулинка особо не погенерируешь.
Go to the top of the page
 
+Quote Post
petrov
сообщение Apr 14 2018, 09:25
Сообщение #11


Гуру
******

Группа: Свой
Сообщений: 2 220
Регистрация: 21-10-04
Из: Balakhna
Пользователь №: 937



Цитата(Amurak @ Apr 13 2018, 23:25) *
И кастомный ЦОС из симулинка особо не погенерируешь.


Что это означает и чего не хватает для этого?
Go to the top of the page
 
+Quote Post
Amurak
сообщение Apr 14 2018, 10:15
Сообщение #12


Местный
***

Группа: Свой
Сообщений: 211
Регистрация: 18-11-12
Пользователь №: 74 459



Цитата(petrov @ Apr 14 2018, 12:25) *
Что это означает и чего не хватает для этого?

Например, если мне нужен децимирующий фильтр с загружаемыми коэффициентами, переменным коэффициентом децимации, использованием предсумматоров для уменьшения количества используемых умножителей, да еще и чтобы работал на частоте 300 МГц, то Simulink вряд ли сможет такое сгенерировать.
Go to the top of the page
 
+Quote Post
blackfin
сообщение Apr 14 2018, 10:24
Сообщение #13


Гуру
******

Группа: Свой
Сообщений: 3 106
Регистрация: 18-04-05
Пользователь №: 4 261



Цитата(Amurak @ Apr 14 2018, 13:15) *
.. Simulink вряд ли сможет такое сгенерировать.

Наверное, и FFT Radix-8 Simulink сгенерить не сможет. biggrin.gif
Go to the top of the page
 
+Quote Post
petrov
сообщение Apr 14 2018, 11:09
Сообщение #14


Гуру
******

Группа: Свой
Сообщений: 2 220
Регистрация: 21-10-04
Из: Balakhna
Пользователь №: 937



Цитата(Amurak @ Apr 14 2018, 13:15) *
Например, если мне нужен децимирующий фильтр с загружаемыми коэффициентами, переменным коэффициентом децимации, использованием предсумматоров для уменьшения количества используемых умножителей, да еще и чтобы работал на частоте 300 МГц, то Simulink вряд ли сможет такое сгенерировать.


Никаких проблем нет сделать такое. Все базовае элементы из которых вы делаете это на HDL присутствуют и в симулинке.
Go to the top of the page
 
+Quote Post
Amurak
сообщение Apr 14 2018, 11:25
Сообщение #15


Местный
***

Группа: Свой
Сообщений: 211
Регистрация: 18-11-12
Пользователь №: 74 459



Цитата(petrov @ Apr 14 2018, 14:09) *
Никаких проблем нет сделать такое. Все базовае элементы из которых вы делаете это на HDL присутствуют и в симулинке.

То есть на триггерах ее рисовать? Упаси боже, пусть лучше это делает синтезатор.
Go to the top of the page
 
+Quote Post

2 страниц V   1 2 >
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 16th April 2024 - 23:07
Рейтинг@Mail.ru


Страница сгенерированна за 0.04189 секунд с 7
ELECTRONIX ©2004-2016