|
Пользуясь инструкциями "An SOPC Builder PCI Express Design with GUI Interface an532.pdf" удалось в SOPS собрать PCIe c DMA к внутренней памяти. Сгенерированный компонент компилица в Quartuse без ошибок. У компонента несколько сигналов на выходе
component mPCIess is
port (
-- 1) global signals:
signal clk_0 : IN STD_LOGIC;
signal reset_n : IN STD_LOGIC;
-- the_pcie_compiler_0
signal clk125_out_pcie_compiler_0 : OUT STD_LOGIC;
signal pcie_rstn_pcie_compiler_0 : IN STD_LOGIC;
signal phystatus_ext_pcie_compiler_0 : IN STD_LOGIC;
signal pipe_rstn_pcie_compiler_0 : OUT STD_LOGIC;
signal pipe_txclk_pcie_compiler_0 : OUT STD_LOGIC;
signal powerdown_ext_pcie_compiler_0 : OUT STD_LOGIC_VECTOR (1 DOWNTO 0);
signal refclk_pcie_compiler_0 : IN STD_LOGIC;
signal rxdata0_ext_pcie_compiler_0 : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
signal rxdatak0_ext_pcie_compiler_0 : IN STD_LOGIC;
signal rxelecidle0_ext_pcie_compiler_0 : IN STD_LOGIC;
signal rxpolarity0_ext_pcie_compiler_0 : OUT STD_LOGIC;
signal rxstatus0_ext_pcie_compiler_0 : IN STD_LOGIC_VECTOR (2 DOWNTO 0);
signal rxvalid0_ext_pcie_compiler_0 : IN STD_LOGIC;
signal test_in_pcie_compiler_0 : IN STD_LOGIC_VECTOR (31 DOWNTO 0);
signal test_out_pcie_compiler_0 : OUT STD_LOGIC_VECTOR (511 DOWNTO 0);
signal txcompl0_ext_pcie_compiler_0 : OUT STD_LOGIC;
signal txdata0_ext_pcie_compiler_0 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
signal txdatak0_ext_pcie_compiler_0 : OUT STD_LOGIC;
signal txdetectrx_ext_pcie_compiler_0 : OUT STD_LOGIC;
signal txelecidle0_ext_pcie_compiler_0 : OUT STD_LOGIC;
signal xphy_pll_areset_pcie_compiler_0 : IN STD_LOGIC
);
end component mPCIess;
Этот проект в QSYS не работает и вообще мне QSYS не дает создать soft PCIe. Просто в проекте
мы вынуждены использовать CycloneIVE (исторически так сложилось).
Существует ли документ, где можно узнать о назначении этих сигналов: какие к физическому уровню,
какие к внутренней логике?
Может кто-то видел примеры для soft PCIe?
|
Connections для soft PCIe, назначение сигналов
Apr 13 2012, 11:28
