Почему IN-pin ведет себя как LowOutput-pin в CPLD?, MAX3000, VHDL, Quartus II Опции

[Alex2172]

Прошу сильно не бить новичка за глупый вопрос, но...

Почему IN-pin ведет себя как LowOutput-pin в CPLD?

Описал на VHDL:
library ieee;
use ieee.std_logic_1164.all;
USE ieee.Std_logic_unsigned.ALL;
entity Main is
port ( MyPIN: in std_logic );
end;

Назналил MyPIN на определенный пин CPLD (все делал в Quartus II)
Этот пин подтянут к 3,3В через резистор 4,7кОм.
В результате на пине лог. "0", через резюк течет 670мкА.
Выставил HiZ на пин - все ок, ток небольшой, лог. "1".

Это нормально для CPLD или нет?