реклама на сайте
подробности

 
 
> Кэш. Межуровневое взаимодействие, Изучение алгоритмов взаимодействия между уровнями кэш
Tesla_WARRIOR
сообщение Apr 18 2012, 18:28
Сообщение #1





Группа: Новичок
Сообщений: 2
Регистрация: 18-04-12
Пользователь №: 71 447



Уважаемые участники форума!Всем доброго времени суток!

Очень надеюсь на Вашу помощь в решении следующей проблемы:
Никак не могу разобраться в организации взаимодействия между уровнями кэша процессора.

В интернете есть довольно много разрозненной информации об общей организации кэша в сериях процессоров Intel486, Intel Pentium, Core 2 Duo и других, но практически нет информации о межуровневом взаимодействии (L1,L2 и L3) и организации не эксклюзивной политики записи. Как на пример происходит обновление информации при двойном промахе (и в L1 и в L2 ) - зависит ли алгоритм замещения в L2 от того, какой блок вытесняется из кэша первого уровня? Как происходит запись информации в кэш (последовательность), а также что происходит при промахе по записи?
В целях образования, очень бы хотелось узнать, как на самом деле это происходит.

Может у кого-нибудь есть информация по этому поводу?( например по конкретным сериям Intel 486, Intel Core 2 Duo)?
Заранее спасибо!
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 20:05
Рейтинг@Mail.ru


Страница сгенерированна за 0.01366 секунд с 7
ELECTRONIX ©2004-2016