реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Xilinx ise7.1, вопрос по варнингам
dsp
сообщение Dec 20 2005, 08:15
Сообщение #1


Участник
*

Группа: Свой
Сообщений: 61
Регистрация: 24-07-04
Пользователь №: 377



синтез Synplify 8.2 размещение Xilinx ise7.1 sp4 потом вылезает варнинг route- clk net: clk_ibuf_iso failed to route using a clk template . чип spartan 3 - не пойму в чем дело с глобальными буферами что-то не так при синтезе в Xilinx подобной вещи не вылезает
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 21st July 2025 - 12:36
Рейтинг@Mail.ru


Страница сгенерированна за 0.01372 секунд с 7
ELECTRONIX ©2004-2016