PCIe Virtex7, вопросы по корке Опции

[Dmitrij68]

Добрый вечер.

Возникло два вопроса на которые долгое время не могу найти ответ. Может подскажите?

1. Можно ли в Virtex7 у которого 4 блока pcie x8 сделать проетк на x16.
2. У корки в интерфейсе AXI есть сигнал m_axis_tx_last, коротый вроде должен указывать на последнее передаваемое слово, но по симмуляции ихнего же проекта, этот сигнал не меняется, а используется сигнал m_axis_rx_tuser[21] (rs_is_eof[4]). Зачем тогда m_axis_tx_last?