Подключение корки RocketIO GTX к проекту?, В чем разница между Virtex-2Pro и Virtex-5 Опции

[ovs_pavel]

День добрый коллеги. Не получается подключить созданную CorGen'ом корку FibreChannel (ISE13.1, ПЛИС - xc5vfx70t).
Суть проблемы в следующем (все по порядку):
1. Создаю в ISE проект (*.v файл верхнего уровня).
2. Запускаю из ISE CoreGen на создание корки FibreChannel.
3. Параметризую ее с помощью Wizarda и генерю.
4. В окне Hierarchy появляется сгенерированная CoreGen'ом корка FibreChannel.

Но как ее включить в проект непонятно. Стандартным способом, а именно запуском "View HDL INSTANTIATION Template" и далее копированием портов не получается.
Хотя любые другие корки (ФИФО, память и т.д. все проходит). Понять не могу в чем отличие. Раньше в Virtex-2Pro подключение корок с RocketIO портами было стандартным
способом, через Template. Не хелпните, кто сталкивался?

[ovs_pavel]

Что-то на англ. сайтах по этому вопросу тоже нет ответа. Не может быть чтобы никто не делал.

Пока взял "file_name.v" (этот файл создан CoreGen'ом) и включил его в проект. Он за собой потянул "file_name_tile.v" файл, также созданный CoreGen'ом. Синтез прошел, но PAR нет.

[Kirill_Good]

А в папке проекта не появился ещё один файл проекта под ядро FibreChannel? Я работал с SRIO и генерировал его с помощью CoreGenerator отдельно от ISE. После этого создавался ISE проект, который я запускал и туда уже включал свою часть. Как ядро, вроде счетчика или FIFO , его не удалось подключить к проекту.

[Bad0512]

Синтез прошел, но PAR нет.

Опция "macro search path" указывает на папку с filename.ngc ?

[a123-flex]

Что-то на англ. сайтах по этому вопросу тоже нет ответа. Не может быть чтобы никто не делал.

Пока взял "file_name.v" (этот файл создан CoreGen'ом) и включил его в проект. Он за собой потянул "file_name_tile.v" файл, также созданный CoreGen'ом. Синтез прошел, но PAR нет.

были случаи, когда все глючило на корке сгенеренной в *.v и нормально работало с *.vhd. C тех пор у меня все проекты смешанные)