Приветствую участников форума. Планируется разрабоать плату, содержащую цап ASRC+wm8741+фнч второго порядка на оу+наушниковый усилитель. Питание от одного 3.7 li-pol, соответственно нужен dc-dc. Выходное напряжение планируется около 8.5В - один вольт для падения на LDO для ОУ. Суммарное потребление платы в районе 200mA. Хотелсь бы минимальных пульсаций на выходе преобразователя и ,по возможности, на входе. Пока остановился на двух топологиях - синхронная zeta и обычный SEPIC.
Отрицательные плечи для питания оу сделаю по топологии Cuk:
http://cds.linear.com/docs/Datasheet/3462af.pdfПримерные чипы и схемы с реализацией первой тоологии:
http://cds.linear.com/docs/Datasheet/1773fb.pdfhttp://www.analog.com/static/imported-file...tes/AN-1075.pdfhttp://www.analog.com/library/analogDialog...44-05/sepic.pdfГотовая реализация SEPIC с обещанными низкими пульсациями:
http://www.analog.com/static/imported-file.../RD/PRD1146.pdfКакая топология (из найденных готовых реализаций) будет оптимальнее ? Стоит ли устанавливать изолированный dc-dc ? Видел теоритические схемы sepic и zeta с изоляцией, но готовых реализаций не нашел. Может быть стоит топологию Cuk для положительного питания, что-то наподобие
http://www.Boostbuck.com/images/graphics/cukconverters.gif - при использовании трансформатора позволяет установить Cuk для положительного плеча, но опять же не видел готовых реализаций. На сколько я понял схема cuk имеет минимальные пульсации на входе и выходе. Что скажите ?
От аккумулятора будет питаться цифрвой транспорт для цап, думаю пульсации около 30-50 мВ не повлиляют на работу транспорта (процессор +флэш память со своими стабилизаторами и фильтрами). И забыл дописать: на выходе и входе дц-дц планируют я CLC фильтры и бусины.
Небольшой фикс : ASRC+цап WM8741+......
Питание ЦАП+фнч+усилитель для звука
Jan 7 2013, 14:57
