Точность PLL STM32, соответствует ли точности кристалла? Опции

[A. Fig Lee]

Правильно ли я понимаю как работает PLL в STM32?
Там отдельный генератор, частота которого делится и умножается, а потом
сравнивается с образцовой частотой генератора на кристале.
Тогда получается, что стабильность этого генератора значительно хуже стабильности кристала.
Я мерял, мерял, у меня получается в 2-3 раза хуже заявленной максимальной у кристала.
Никто не знает, какова стабильность PLL, или сколько там разрядов делителя?
Или у меня кристал такой а частота берется из генератора на кристалле уможая и деля?
Но вроде в коде есть PLL..

[jcxz]

Что-то Вы странное говорите...
PLL - это всего-лишь умножитель некоей частоты.
На вход ему должна быть подана частота от какого-то генератора (внутреннего или внешнего), которую он поделит и умножит.
В STM32 (по-крайней мере F100-серии, я как раз изучаю его сейчас) вроде как два источника частоты для PLL - HSE и HSI.
HSI - это RC-генератор. HSE - внешний, может быть кварцевый, а значит - должен быть стабильнее.
Так что стабильность зависит не от PLL, а от HSE/HSI.
Хотя использование PLL вроде увеличивает джиттер.

PS: Так как я только изучаю STM32, то может в чём-то ошибаюсь. Не пинайте строго.
PPS: Что-то система тактирования STM32F100-серии сильно уступает системе тактирования LPC17xx...

Никто не знает, какова стабильность PLL, или сколько там разрядов делителя?

Референс-мануал знает. Откройте его.

[ViKo]

Хотя использование PLL вроде увеличивает джиттер.

Да. Шум-то есть, на выходе фазового детектора, в питании генератора ФАПЧ.
Но точность, т.е. соответствие частоты ожидаемой (долговременная стабильность?) - та же, что и у кварцевого резонатора.

[Aner]

В моих 5-6 проектах на STM32F не наблюдаю такого. Согласуйте правильно и кварцы пользуйте не китайские или хзч. Разводка земель, питания оч важны. Ничего там не сравнивается, ... все как и у многих - банально: делится и умножается. Разберитесь по даташиту и аенам что и как, не сложно.

[scifi]

Правильно ли я понимаю как работает PLL в STM32?

PLL везде работает одинаково. Почитайте на досуге.
Выходной сигнал жёстко привязан по фазе к входному (с точностью до дрожания фазы), так что выходная частота тоже жёстко привязана к опорной.

[A. Fig Lee]

PLL везде работает одинаково. Почитайте на досуге.
Выходной сигнал жёстко привязан по фазе к входному (с точностью до дрожания фазы), так что выходная частота тоже жёстко привязана к опорной.

Так не бывает. Всегда есть какойто гистерезис - частота должна несколько уйти, чтобы появился достаточный сигнал рассогласования.

И гулять может туда сюда по сравнению с образцовой.

Что-то Вы странное говорите...
PLL - это всего-лишь умножитель некоей частоты.
На вход ему должна быть подана частота от какого-то генератора (внутреннего или внешнего), которую он поделит и умножит.
В STM32 (по-крайней мере F100-серии, я как раз изучаю его сейчас) вроде как два источника частоты для PLL - HSE и HSI.
HSI - это RC-генератор. HSE - внешний, может быть кварцевый, а значит - должен быть стабильнее.
Так что стабильность зависит не от PLL, а от HSE/HSI.
Хотя использование PLL вроде увеличивает джиттер.

PS: Так как я только изучаю STM32, то может в чём-то ошибаюсь. Не пинайте строго.
PPS: Что-то система тактирования STM32F100-серии сильно уступает системе тактирования LPC17xx...


Референс-мануал знает. Откройте его.

PLL - phase locked loop, то есть должна подстаиватся. Если умножать частоту HSE, там нечего подстраивать, так как не с чем сравнивать.
LPC2148, например:

4. Find the value of PLL Divider “P” in such a way that is in the range of 156 MHz
to320MHz. 156< FCCO<320 =CCLKx2xP

То есть там отдельный генератор подстраивыемый под кварц.

Пойду посмотрю мануал.

Намека на отдельный подстраиваемый генератор не увидел в RM008.

Как интересно, они "умножают на 5"?
Если нет другого генератора, фактически это не PLL..
Непонятно..

[scifi]

Так не бывает. Всегда есть какойто гистерезис - частота должна несколько уйти, чтобы появился достаточный сигнал рассогласования.

Вы будете смеяться, но бывает :-)
Бывает ещё FLL (frequency locked loop). Там обратная связь по частоте, а не по фазе, так что уходы возможны.

[A. Fig Lee]

Вы будете смеяться, но бывает :-)
Бывает ещё FLL (frequency locked loop). Там обратная связь по частоте, а не по фазе, так что уходы возможны.

Зачем нужна обратная связь и что она подает обратно, если частоты и фазы абсолютно одинаковы?

В моих 5-6 проектах на STM32F не наблюдаю такого. Согласуйте правильно и кварцы пользуйте не китайские или хзч. Разводка земель, питания оч важны. Ничего там не сравнивается, ... все как и у многих - банально: делится и умножается. Разберитесь по даташиту и аенам что и как, не сложно.

А вы замеряли уход? И сколько получилось? У меня порядка 30 ppm при кристалле 10 ppm.
надо будет перепроверить, конечно..

[vlad_new]

Частотомер показывает ту же точность, что и у внешнего кварца умноженное на PLL, а вот дрожание фронтов точно есть, поскольку некоторые источники, требующие высокой стабильности, не хотят работать после PLL. Например некоторые модемы езернета (PHY).

[ViKo]

Сигнал ошибки после фазового детектора сглаживается ФНЧ (вообще-то, не чисто ФНЧ). Полоса его выбирается исходя из требований к полосе захвата частоты, и полосе удержания... В-общем, какие-то пульсации остаются, отсюда и джиттер.

[A. Fig Lee]

Частотомер показывает ту же точность, что и у внешнего кварца умноженное на PLL, а вот дрожание фронтов точно есть, поскольку некоторые источники, требующие высокой стабильности, не хотят работать после PLL. Например некоторые модемы езернета (PHY).

А "та же точность" это сколько? 1 ppm? 0.1?

[SmarTrunk]

По теории PLL - уход по частоте невозможен, и точность и стабильность выходного сигнала полностью определяются опорным генератором. И на практике то же, если PLL находится в захвате (или как там лучше сказать...).

Ну абсолютное значение отклонение частоты (выходного сигнала, после умножения с помощью PLL) увеличится, конечно (по сравнению с опорным генератором). Но относительное останется точно таким же.

[A. Fig Lee]

По теории PLL - уход по частоте невозможен, и точность и стабильность выходного сигнала полностью определяются опорным генератором. И на практике то же, если PLL находится в захвате (или как там лучше сказать...).

Ну абсолютное значение отклонение частоты (выходного сигнала, после умножения с помощью PLL) увеличится, конечно (по сравнению с опорным генератором). Но относительное останется точно таким же.

Это о "сферическом коне в вакууме". То же самое, что сказать, что потенциал на 2х входах операционника всегда одинаков.
Хотя там оффсет.

Так и здесь. СИГНАЛ РАССОГЛАСОВАНИЯ подается через обратную связь. Если есть рассогласование, есть уход по частоте.

Во вторых. Как он меряется и регулируется? Сама разница сигналов может отличатся в зависмости от температуры и т.д.
Например, если регулируется напряжением с помощью ОУ, то оффсет может гулять от температуры, соответственно, "0" на выходе
может быть при какойто разнице частот.

[scifi]

Это о "сферическом коне в вакууме". То же самое, что сказать, что потенциал на 2х входах операционника всегда одинаков.
Хотя там оффсет.

Совершенно справедливо: возможно небольшое смещение по фазе, зависящее от температуры и проч. Но смещение по частоте исключено.

[A. Fig Lee]

Совершенно справедливо: возможно небольшое смещение по фазе, зависящее от температуры и проч. Но смещение по частоте исключено.

Чтобы фаза сдвинулась надо чтобы частоты различались.
2 абсолютно одинаковые частоты сдвинуть по фазе без изменения частоты невозможно.

Ну ладно, я понял..