Интерфейс SGMII для ядра AXI_Ethernet (Virtex/Kintex 6,7 series)), Есть ли опыт разработки системы с интерфейсом SGMII? Опции

[Ellochka]

Добрый день!

Ищу людей, имеющих опыт разработки системы с сетевым PHY интерфейсом SGMII. Данный интерфейс имеется на кристаллах, отладочных платах последних серий Xilinx.
Возникли трудности с запуском ethernet'a на отладочной плате Xilinx VC707 с использованием IP-ядра AXI_Ethernet. Имеется полурабочий проект в EDK, устанавливается link с партнером, однако данные не отправляются/принимаются. Возможно не учтены какие-то настройки ядра? Ощущение, что ядро не выполняет своих функций формирования sgmii-сигнала.

Просьба откликнуться знакомых с подобной проблемой! Хотела бы обсудить поподробнее.

Спасибо. Жду откликов!