Нужна помощь с сигналом avl_ready DDR3 Опции

[billidean]

Здравствуйте.

Проблема моя связана с сигналом avl_ready от IP-ядра контроллера DDR3.

Имеется два проекта:
первый - ядро контроллера DDR3 с небольшой обвязкой, для отработки обмена с внешней памятью;
второй - большой проект с несколькими ядрами (PCIExpress,FFT,DDR3) + большие обвязки всего этого.

При каждой компиляции первого проекта сигнал avl_ready от IP-ядра контроллера DDR3 после заливки конфигурации в кристалл равен '1' (отслеживаю в SignalTap),
а вот второй проект приходится раз 5-6 компилить, чтобы добиться этой 'единички' (пробовал удалять папки "db","db_incremental" - результат тот же).
Настройки компиляции для обоих проектов одинаковы.

Если Вы знаете, в чем косяк ( может быть и мой %_( ), подскажите ПЛЗ.