Как проверить работоспособность DDR? Опции

[aabmail]

Сделали плату Spartan 6 + DDR3. Ошибки проектирования платы привели к нестабильности DDR.
Столкнулись с тем, что иногда тест DDR проходит, а ELF-файл из DDR не запускается. ELF-файл загружаю через XMD.

1. Есть ли какие-нибудь тесты DDR, более продуктивные, чем те, что автоматически создаются вместе с проектом?
2. С чем может быть связан незапуск исполняемых файлов?

Подскажите пожалуйста. Заранее благодарен!

Сообщение отредактировал aabmail - Apr 12 2013, 08:01

[misyachniy]

Сделали плату Spartan 6 + DDR3. Ошибки проектирования платы привели к нестабильности DDR.
Столкнулись с тем, что иногда тест DDR проходит, а ELF-файл из DDR не запускается. ELF-файл загружаю через XMD.

1. Есть ли какие-нибудь тесты DDR, более продуктивные, чем те, что автоматически создаются вместе с проектом?
2. С чем может быть связан незапуск исполняемых файлов?

Подскажите пожалуйста. Заранее благодарен!

На сайте MIcron есть точные модели со всеми временными параметрами.
Можно просимулировать модель после разводки.

[rsv]

Можно создать в coregen ip ядро ddr контроллера. Одной из сгенерированных папок ядра будет example_design. Вот этот пример нужно будет под ваши нужды подрихтовать ( прописать нужную ucf и клоки, вывести кой-какие сигналы на чипскоп ). Этот пример позволяет проверить этапы калибровки памяти и провести тест памяти путем записи/чтения неких паттернов. Ну, и почитать доку от MIG - там прописана метода отлаживания памяти. Дока эта тоже лежит в подкаталогах сгенерированного ip ядра

[aabmail]

Спасибо, уважаемые коллеги!

DDR3 запустить удалось, правда, на пониженной частоте. Исполняемый файл теперь запускается. Главная ошибка состояла в том, что в EDK у меня был неправильно указан тип памяти (...187 вместо 125). Из-за этого вообще не работало.
Мораль та же - если стандартный тест проходит - это еще мало, что значит.