Какую ПЛИС выбрать, Вопрос по архитектуре LC Опции

[Shivers]

Всем привет!

Есть вопрос. Нужна ПЛИС, у которой в LC есть возможность замкнуть LUT обратной связью. При этом, LUT должен быть минимум 3х3.
Уточню. На LC заходят два входа, идут в LUT. Выход LUT должен 1) с помощью мультиплексоров быть заведен на вход этого LUT, и 2) Иметь выход из LC, минуя триггеры/защелки.
Если в LC есть сразу два LUT, у которых выходы можно завести в обратную связь, в т.ч. и наперекрест, да еще и вывести наружу, было бы вообще шикарно.

Посмотрел наугад несколько зайлинксов и альтер -возможности обратной связи нигде нет. Почему такое не делают, в общем то понятно. Но, а вдруг кто такое видел
Спасибо!

[rloc]

Посмотрел наугад несколько зайлинксов и альтер -возможности обратной связи нигде нет.

Обратная связь возможна, но внешними (по отношению к LC) цепями.

[Shivers]

Обратная связь возможна, но внешними (по отношению к LC) цепями.

Это понятно Но я спрашивал - про связи внутри LC

[rloc]

Зачем? Это противоречит здравому смыслу с точки зрения производителя.

[yes]

это для самосинхронных схем нужно, что-ли?

такой обратной связи в LC нет по определению - даже средства синтеза на такое ругается, то есть сама идея современного плисостроения считает такую связь порочной.

я использовал для самосинхронных схем актеловские проазики - там 3х входовые луты (вернее некая фигня, tile, которая может быть сконфигурена либо в триггер, либо в логику - реализовано на мультиплексорах) и можно сделать детерменированый путь быстрее чем остальные

[Shivers]

я использовал для самосинхронных схем актеловские проазики - там 3х входовые луты (вернее некая фигня, tile, которая может быть сконфигурена либо в триггер, либо в логику - реализовано на мультиплексорах) и можно сделать детерменированый путь быстрее чем остальные

Спасибо за совет!

Да, мне это нужно для экспериментов с нестандартными триггерами и латчами, и в частности - С-элемент хотелось бы тоже сделать.
Вопрос - тот же 2-входовой С-элемент сколько этих tile требует?

Вообще, tile это круто. Название, возможно, говорит о NOC-архитектуре. Надо присмотреться к актелям поближе
p.s. и подвопрос -сколько может потребоваться tile для простой RS защелки на, скажем, двух NAND2?

[yes]

ну я давно этим занимался
введение вроде тут
http://www10.edacafe.com/book/ASIC/CH05/CH05.1.php

С по моему на одном можно (не уверен), я делал некий конвеер, без явного С элемента

RS - по-моему одна, но если explicit NAND2 то 2

в актелях проблемы - очень хреново сложная логика, скорость (задержка) от сложности, зависит как у студента финансы после степендии - чем дальше, тем хуже.

[Shivers]

Редкий какой изврат они народили! Наверное, кто то пару докторских защитил, если авторы серьезно считают, что кучка мультиплексоров может заменить старый добрый LUT. Но, им виднее. К несчастью, обратные связи опять же отсутствуют внутри LC. Но судя по всему, ничего лучше я не наду.
Я так понимаю, мне из всего подходит только ACT1. Для RS триггера с прямым и инверсным выходом нужно два tile. Для С-элемента .. надо считать, но скорее всего так же два.

Проблема обратных связей в ПЛИС была и есть - их делают мало. Если передать сигнал от LC к другой LC занимает 1-2 задержки ключа, то роутинг в обратную связь - минимум в два раза больше, а то и в четыре. А что хуже всего, это ресурсы - на обратные связи линий не так много закладывается, ресурсы очень быстро сжираются. В Актеле, может ситуация обстоит лучше, буду пробовать. Еще раз, спасибо!

[Shivers]

Изучил доки на актель, RS триггер на двух ACT1 можно сделать. А С-элемент теоретически на одном, но работать почти наверняка не будет. Использовать две АСТ1 с перекрестными обратными связями - тоже сомнительно что будет работать. В общем, актель не подходит, видимо

Пожалуй, вопрос надо перефразировать:

Подскажите ПЛИС, в которой есть RS триггер в LC?

Иногда встречаются D-триггеры c асинхронным Set и Reset, но как правило эти сброс/установки являются региональными, т.е. много самостоятельных RS триггеров так не получишь.

[rloc]

много самостоятельных RS триггеров так не получишь.

В пределах одной структуры, например SLICE у Xilinx, больше одного RS-триггера нельзя.

[Shivers]

И в Altera и в Xilinx нет ограничений. Один из входов set/reset приоритетный.

У Альтеры одновременно Set и Reset только в старых Flex/Apex сериях были, кажется. Циклоны и стратиксы я смотрел вроде все, не видел такого.
Не подскажете конкретную серию?

[rloc]

Триггер устанавливается в режиме "Latch", на вход D - "0" или "1", СK и SR - входы set/reset

[Shivers]

Триггер устанавливается в режиме "Latch", на вход D - "0" или "1", СK и SR - входы set/reset

Скачал доку (>link<) на CLB в 6м виртексе, про режим защелки почти ничего не сказано. Спасибо за инфу.

Проблема в том, что CK и RS - региональные, судя по доке. Меня даже компоновка в виде SLICE бы устроила, лишь бы Set и Reset задавались индивидуальными LUT. А в таком виде на один RS триггер нужно два SLICE: в одном функции сброса и установки с помощью LUT, а в другом одна защелка.

Спасибо за ответы

Видимо, ничего подходящего найти не удастся. Классика жанра, RS триггер, практически не реализуем в современных ПЛИС

[rloc]

Сложно понять что Вам хочется. На SR и CK могут подаваться и локальные сигналы. Один FF, даже без привлечения LUT, что может быть проще?

[Shivers]

Сложно понять что Вам хочется. На SR и CK могут подаваться и локальные сигналы. Один FF, даже без привлечения LUT, что может быть проще?

FF не нужен.
Нужен асинхронный RS триггер типа latch (классический пример - два NAND2, с заведенными обратными связями крест накрест). Для этого триггера надо задавать Set и Reset таблично, поскольку это могут быть функции 2х и более переменных. И разместить это нужно в одной LC.