реклама на сайте
подробности

 
 
> Проблема в constraints или еще где?
Kuzma1
сообщение Aug 7 2013, 14:51
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 15
Регистрация: 18-08-11
Пользователь №: 66 779



Здравствуйте!
Есть пустой Cyclone III и DDR интерфейс. Частота - 125MHz.
Все работает прекрасно с минимальными констрейнами (типа клок такой-то, мегагерц в нем столько-то).

Когда начинаем добавлять периферию со своими клоками, то DDR ломается. В частности, чтобы принять правильные данные приходится инвертировать входной клок от DDR. С передачей тоже возникают сложности.
Подозреваю, что где-то я неправильно или в недостаточном объеме задаю констрейны. Видимо мне надо как-то сказать квартусу, что клоки для DDR должны быть с хорошими фронтами и без задержек.
Прав ли я в локализации проблемы? И если я прав, то где можно почитать про констрейны в доступной форме?

Заранее спасибо.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th August 2025 - 04:24
Рейтинг@Mail.ru


Страница сгенерированна за 0.0142 секунд с 7
ELECTRONIX ©2004-2016