реклама на сайте
подробности

 
 
> Spartan 6 + Marvell
Alexsandr000
сообщение Dec 3 2013, 07:30
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 97
Регистрация: 23-10-12
Пользователь №: 74 054



Принимаются данные по Ethernet, после обработки их необходимо передать в комп, но при передаче на ChipScope передаваемые пакеты видны, но на комп ничего не передается. CRC рассчитывается.
есть UCF:
NET "gclk125MHz" LOC = AA12 | IOSTANDARD = LVCMOS33;
NET "gtxclk_out" LOC = R11 | IOSTANDARD = LVCMOS33;
NET "grx_clk" LOC = Y11 | IOSTANDARD = LVCMOS33;
NET "grx_data[0]" LOC = Y3 | IOSTANDARD = LVCMOS33;
NET "grx_data[1]" LOC = W8 | IOSTANDARD = LVCMOS33;
NET "grx_data[2]" LOC = W4 | IOSTANDARD = LVCMOS33;
NET "grx_data[3]" LOC = U9 | IOSTANDARD = LVCMOS33;
NET "grx_data[4]" LOC = V7 | IOSTANDARD = LVCMOS33;
NET "grx_data[5]" LOC = V5 | IOSTANDARD = LVCMOS33;
NET "grx_data[6]" LOC = W9 | IOSTANDARD = LVCMOS33;
NET "grx_data[7]" LOC = U6 | IOSTANDARD = LVCMOS33;
#NET "grx_en" LOC = Y4 | IOSTANDARD = LVCMOS33;
#NET "grx_er" LOC = Y8 | IOSTANDARD = LVCMOS33;
NET "gmdclk" LOC = AA2 | IOSTANDARD = LVCMOS33;
NET "gmdio" LOC = AB3 | IOSTANDARD = LVCMOS33;
NET "MII_TX_CLK" LOC = W12 | IOSTANDARD = LVCMOS33;
NET "gres_eth" LOC = T15 | IOSTANDARD = LVCMOS33;

#NET led[0] LOC = H8 | IOSTANDARD = LVCMOS15;
#NET led[1] LOC = J7 | IOSTANDARD = LVCMOS15;
#NET led[2] LOC = T4 | IOSTANDARD = LVCMOS15;
#NET led[3] LOC = T3 | IOSTANDARD = LVCMOS15;

NET "gtx_data[0]" LOC = AA18 | IOSTANDARD = LVCMOS33;
NET "gtx_data[1]" LOC = AB14 | IOSTANDARD = LVCMOS33;
NET "gtx_data[2]" LOC = AA16 | IOSTANDARD = LVCMOS33;
NET "gtx_data[3]" LOC = W14 | IOSTANDARD = LVCMOS33;
NET "gtx_data[4]" LOC = T16 | IOSTANDARD = LVCMOS33;
NET "gtx_data[5]" LOC = Y14 | IOSTANDARD = LVCMOS33;
NET "gtx_data[6]" LOC = V15 | IOSTANDARD = LVCMOS33;
NET "gtx_data[7]" LOC = AA14 | IOSTANDARD = LVCMOS33;
NET "gtx_en" LOC = AB16 | IOSTANDARD = LVCMOS33;
NET "gtx_er" LOC = AB18 | IOSTANDARD = LVCMOS33;

сигналы для тактирования Marvell
gtxclk_out <= clk_125MHz;
MII_TX_CLK <= clk_125MHz;
clockmgr: clkmgr port map(gclk125MHz, clk_125MHz,clk_62MHz,gres_eth);
mdclk: MD_CLOCK PORT MAP(clk_125MHz, gmdclk, gmdio);

У кого есть мысли по поводу почему не передаются данные на ПК



--------------------
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 1st July 2025 - 04:21
Рейтинг@Mail.ru


Страница сгенерированна за 0.01342 секунд с 7
ELECTRONIX ©2004-2016