Здравствуйте. Использую mig для создания контроллера ddr2 sdram. Spartan 3an. Все указал, настроил, сгенерировал. Создал проект в ISE, добавил (Add Source) все нужные мне файлы и решил в симуляторе посмотреть как работает. Создал testbench. Запустил, и вот результат
В тесте задать можно только входы(clk и reset). В проекте, сгенерированным MIG, логика скрыта от глаз. А мне нужно же задать адрес, cntrl0_ddr2_a : OUT std_logic_vector(12 downto 0), банк, который буду использовать и т.д. cntrl0_ddr2_ba : OUT std_logic_vector(1 downto 0);
иначе рабоать то не будет. Вообщем как и где ее проинициализировать, чтоб работал для начала тестбенч (хотя бы одно число записать и считать). Спасибо.
Memory Interface Generator ddr2 sdram
Sep 12 2013, 08:34
