DDS и уменьшение jitter & spurs, Применимо к AD9958 Опции

[megajohn]

Если для AD9958 в Design Tools: ADIsimDDS вбить вход 100Мгц, умножитель 5 и выход 10МГц то симулятор скажет мол

Caution: The relationship you have chosen between the desired output frequency and Ref Clock * Ref Clock Multiplier may lead to increased spur levels and excessive jitter.
This effect is not displayed in the output plots, but can be significant.
The desired output frequency should not have an integer or near integer relationship to the internal clock frequency.
A near integer relationship causes harmonic spurs to fold back and accumulate in the same spectral region.
For best performance, please change either Ref Clock or Desired Output Frequency to eliminate the near integer relationship.

что в свободном переводе означает "если выходная частота кратна произведению входной частоты на множитель в DDS то ждите увеличенный джиттер и спуры"

хорошо, ставлю 8МГц, и в ADIsimDDS появляется долгожданные No Errors

но тут один знакомый человек, который говорит что не всё так просто.
и что нужно выбирать частоты у которых
FTW = BXXX10 0000 0000 0000 0000 [ лучшая частота( нет дробной в FTW ) ]
и не выбирать FTW = BXXXX1 0000 0000 0000 0000 [ худшая частота ]

На спектре разницы не увидел =(

На сколько важен вышеприведенный пример для FTW ?

и второй вопрос:
к примеру внутренние 500МГц и на выходе 10МГц математически кратные.
А вот 500МГц и 10МГц+1Гц или 10МГц+10Гц уже математически некратные и есть в остатке герцы.
Интересует, где та грань в герцах - когда считаем, что частоты кратны или нет.