реклама на сайте
подробности

 
 
> ChipScope
Alexsandr000
сообщение Dec 18 2013, 06:19
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 97
Регистрация: 23-10-12
Пользователь №: 74 054



Кто знает, как влияет подключение в проект ise ChipScope?

Смысл в чем, без чипскопа проект работает как часы, но стоит добавить чипскоп, данные с etherneta уже не принимаются


--------------------
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов (1 - 5)
disel
сообщение Dec 18 2013, 06:23
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 610
Регистрация: 22-04-05
Пользователь №: 4 410



Цитата(Alexsandr000 @ Dec 18 2013, 09:19) *
Кто знает, как влияет подключение в проект ise ChipScope?

Смысл в чем, без чипскопа проект работает как часы, но стоит добавить чипскоп, данные с etherneta уже не принимаются


Место жрет и времянка может ухудшиться. Если по размеру влезает и констрейны выполняеются, то ни как на схему не влияет. Проблема думаю у вас не в чипскопе.
Go to the top of the page
 
+Quote Post
litv
сообщение Dec 18 2013, 06:59
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 401
Регистрация: 6-10-04
Из: Воронеж
Пользователь №: 806



Все зависит же не от чипскопа. Выполняются ли временные параметры до и после добавления чипскопа?? Не слишком ли сильно заполнен кристалл? Синхронный ли проект? Какая длина буфера самого чипскопа?

Наооборот, у меня было продано несколько проектов с чипскопом прямо. У них оказались лучше выполнены временные параметры - тем и понравились.
Go to the top of the page
 
+Quote Post
Dmitriyspb
сообщение Dec 18 2013, 07:04
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 397
Регистрация: 21-11-12
Из: Россия г. Санкт-Петербург
Пользователь №: 74 498



Цитата(Alexsandr000 @ Dec 18 2013, 10:19) *
Кто знает, как влияет подключение в проект ise ChipScope?

Смысл в чем, без чипскопа проект работает как часы, но стоит добавить чипскоп, данные с etherneta уже не принимаются


Приветствую!
В результате применения в своих проектах ChipScope Вы затрачиваете n-ое количество ресурсов ПЛИС. А зачастую XST просто создаёт новую карту соединений, т.е. разводит по новой с учетом новой загрузки кристала.
Если в результате работы данные отваливаются это говорит о том, что изменилаль длина соединений на некоторых участках проекта, которые отвечают за прием данных по ethernet.
Это достаточно частая проблема. Для её решения необходимо:
1. Точно уяснить для себя, что все блоки могут работать на установленной тактовой частоте (уровень логики допустим или логическая задержка не превышает период дискретизации);
2. Если п.1. решен, тогда стоит обратить внимание на глобализацию клока в проекте, а также на способ деления/умножения тактов (если такое имеется).
3. Синтезатор, имплементатор и генератор выходного битового файла имеют собственные настройки. Стоит внимательно изучить их назначение и провести ряд экспериментов для сравнения.
4. Так же указать/проверить ограничения в *.ucf файле.
5. Проанализировав соотношения занято/свободно по ресурсам ПЛИС и изменить в настройках проекта стратегию разводки кристалла.

Указанный порядок соблюдать не обязательно=) Писал по порядку, как вспоминалось.

P.S. Очень многое зависит от используемого кристала и колличестве задействованных ресурсов. Из собственного опыта скажу, что для новых проектов загрузка кристала по основным параметрам должна быть не более 60%. Это объясняется тем, что со временем проект все равно немного обрастет, ну и конечно же для чипскопа местечка оставляю.



--------------------
Победа - это когда N раз упал и N+1 раз встал.
Go to the top of the page
 
+Quote Post
Alexsandr000
сообщение Dec 18 2013, 13:05
Сообщение #5


Частый гость
**

Группа: Участник
Сообщений: 97
Регистрация: 23-10-12
Пользователь №: 74 054



Огромное спасибо за ответы! Буду "рыть" в этом направлении!


--------------------
Go to the top of the page
 
+Quote Post
анатолий
сообщение Dec 19 2013, 15:13
Сообщение #6


Местный
***

Группа: Свой
Сообщений: 221
Регистрация: 10-12-05
Из: Украина
Пользователь №: 12 052



Подключал как-то микросхему MAC на плате Avnet. Оказалась критичной задержка предустановки данных относительно синхросерии.
Подбиралась экспериментально подкручиванием задержки входного буфера.
Наличие-отсутствие Chipsope должно влиять на такую задержку. МОжет, констрейнт наложить на такую задержку?
Или опять-таки подкурутить задержку буфера.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 15:07
Рейтинг@Mail.ru


Страница сгенерированна за 0.01403 секунд с 7
ELECTRONIX ©2004-2016