Есть дизайн с CoreGenеным Xilinx GTP transciever, вместе с ним сгенерированы тестбенчи и немного допилены напильником. Behavioral в Isim работает как часы, а вот post-route падает на:
Код
Parsing VHDL file "C:/Users/repo/5/netgen/par/s6_gtpwizard_v1_11_top_timesim.vhd" into library work
ERROR:HDLCompiler:374 - "C:/Users/Taras/Documents/Seviila/repo/5/netgen/par/s6_gtpwizard_v1_11_top_timesim.vhd" Line 41: Entity <s6_gtpwizard_v1_11_top> is not yet compiled.
ERROR:HDLCompiler:69 - "C:/Users/Taras/Documents/Seviila/repo/5/netgen/par/s6_gtpwizard_v1_11_top_timesim.vhd" Line 30809: <ps> is not declared.
ERROR:HDLCompiler:69 - "C:/Users/Taras/Documents/Seviila/repo/5/netgen/par/s6_gtpwizard_v1_11_top_timesim.vhd" Line 30996: <ps> is not declared.
.
В коде это:
Код
generic map(
PATHPULSE => 115 ps
)
Гугль молчит как партизан. Насколько я понимаю, пост-роут не может симулировать задержек "в лоб" и должна просто игнорировать такие инструкции. Можно ли как-то малой кровью запустить пост-роут? Xilinx обещал только Behavioral для этой корки.