Группа: Свой
Сообщений: 1 404
Регистрация: 11-03-11
Из: Минск, Беларусь
Пользователь №: 63 539
Здравствуйте. Интересует вопрос - возможно ли с помощью JTAG определить состояние ног для FPGA Altera (состояние msel)? Возможно ли с помощью JTAG управлять состоянием выводов микросхемы? Спасибо.