Непонятка с количеством регистров в feedback фильтра, Непонятка с ISE Опции

[syoma]

Народ, помогите - уже неделю мучаюсь, но не могу найти причину.
В общем делаю в Virtex 6 цифровой БИХ фильтр на Virtex 6 в DSP System Generator - реальную картинку могу выложить, но сам фильтр примерно такой:


Смысл в том, что там есть две обратных связи с разными pipeline задержками на регистрах и умножителями. Эти связи суммируются с входным сигналом. В итоге в моделировании в МАТЛАБе все работает, но дизайн очень чувствителен к количеству регистров=задержек в цепях обратной связи. +-1штука делают фильтр полностью неработоспособным - на выходе мусор.

В самом дизайне 3 полностью одинаковых фильтра. В итоге System Generator создает VHDL файл с только одним блоком Filter и делает 3 entity от него.
Версия тулзов - ISE 14.5 x64. Варнингов по таймингам нет. Дизайн работает на 100Mhz, ISE показывает 125MHz.
Фигня в том, что один из трех фильтров в железе то работает, то не работает - выдает мусор на выходе. Два других - нормально. В Chipscope видно, что выход неработающего фильтра - это просто 01111.... или 10000.... Т.е. полный максимум или минимум. При этом его выход задержан на один клок системный клок 100MHz (реальная рабочая частота фильтра 5MHz) от остальных 2-х фильтров.
При этом вид "мусора" такой же, как если в дизайне принудительно добавить или исключить один регистр в цепи ОС. Самое смешное - от синтеза к синтезу или изменений в других частях проекта - ситуация может поменяться - то может другой из трех перестать работать, то вообще все фильтры работают.

Вопрос - может ли ISE добавлять и убирать pipeline регистры по своему усмотрению, без того, чтобы меня проинформировать? Может есть опция какая-то?
Я уже думал, может в 14.5 поменялись какие нибудь значения опций по умолчанию - так как в этой версии другой дизайн с обратными связями тоже иногда сбоит без видимых причин, а в старых версиях ISE даже с такими делами проблем не было.

Спасибо за советы.