Что такое Macrocell buffer, и чем он грозит? Опции

[M_A]

При компиляции Q Выдает:

Warning: Macrocell buffer inserted after node JK[1]

Почему Q пихает туда буфер и чем это грозит при работе железа?

Заранее спасибо за помошь!

P.s. еще следом впросы:
Почему при переназначении выходов на разные ноги получается разное кол-во macrocells, а иногда вообще разводить отказывается, хотя логики еще запас есть. У ПЛИС интерконнектов внутри при определенных комбинациях не хватает чтоль?

Сообщение отредактировал M_A - Mar 24 2005, 03:36

[Vjacheslav]

Вставка Macrocell "в железе" ничем особенным не грозит: увеличится задержка сигнала в этой цепи (иногда бывает полезно это их свойство, когда необходимо задержать сигнал) - Вы это можете увидеть при временном симулировании. Если посмотрите DataSheet, на испоьзуемое семейство ПЛИС, то увидите, что в CPLD, в отличие от FPGA, действительно узкое место это межсоединение между логическими ячейками - их мало, поэтому Quartus и начинает обходить эти узкие места, используя логические ячейки просто как повторители (Macrocell).

[fake]

Почему при переназначении выходов на разные ноги получается разное кол-во macrocells, а иногда вообще разводить отказывается, хотя логики еще запас есть. У ПЛИС интерконнектов внутри при определенных комбинациях не хватает чтоль?

Если разместить на соседние ноги входы и выходы реализуемой схемы, понафтыкать трехстабильных буферов и использовать все глобальные буфера то можно тормознуть разводку и при 50% заполнении.