Cyclone3 + SDRAM + HyperLinx, Как оценивать результат моделирования? Опции

[b-volkov]

Делаю первую плату на FPGA.
Просмотрел много тем в этой ветке, везде рекомендуют моделировать в HyperLinx. Поставил, как-то на ощупь разобрался, промоделировал. В режиме Typycal значения overshoot и crosstalk укладываются в заданные пороги (300 и 150 мв соответственно),а вот в Fast-Strong ситуация хуже. На 4-х наиболее длинных проводниках (30-33мм) overshoot на спаде доходит до -350мв. На 10 других дорожках имеет место превышение по сrosstalk: он доходит до 200мв.

Вопрос к коллективному опыту: на сколько критичны такие превышения, чем чреваты и, вообще, исходя из каких соображений их оценивать?

На рисунке overshoot для дорожки A2:




Если это играет какую-то роль:

-Cyclone3 FВGA 484, модель ttl33_rio_d8p;
-MT48LC4M16;
-волновое проводников - 53 ом;
-ширина проводника 100мкм;
-зазор между проводниками за пределами BGA 300мкм, под BGA зазоры иногда уменьшаются до 100 мкм.;
-2 сигнальных слоя и 2 опорных;
-последовательный резистор 33 ом только на CLK.