|
Есть задача реализовать LDPC декодер в ПЛИС (планирую использовать the Min-Sum algorithm).
Но проблема в том, что проверочная матрица основана на псевдослучайности, скорее всего это irregular LDPC code (во всяком случае я закономености не вижу).
Параметры H матрицы
N = 16484 - column
K = 12480
M = N - K = 3984 - row
В Н-матрице:
Максимальное число "1" в строке - 17
Максимальное число "1" в столбце - 9
Графическое представление матрицы во вложении.
В отличии от матриц для DVB-S2; 802.11n; 802.16e; 10GBASE-T, где используются Quasi-Cyclic (QC) или block-structured матрицы.
Может есть алгоритмы для распараллеливания при реализации.
Нашел алгоритм " Split-Row Decoding", но возникает проблема в разбросе "1" по столбцу матрицы ...
Меня интересуют идеи, алгоритмы.
--------------------
If it doesn't work in simulation, it won't work on the board.
"Ты живешь в своих поступках, а не в теле. Ты — это твои действия, и нет другого тебя" Антуан де Сент-Экзюпери повесть "Маленький принц"
|
LDPC декодер, большая проверочная матрица
Apr 25 2014, 07:00
