|
|
  |
Посчитать задержку заспространения сигнала в цифровых цепях, PCB Editor |
|
|
|
Jul 4 2011, 09:30
|
Знающий
   
Группа: Участник
Сообщений: 881
Регистрация: 21-03-10
Из: _// \\_
Пользователь №: 56 107

|
Вот такая задачка: имеется проект печатной платы в PCB Editor, есть вся топология, stack up, ошибок разводки нет. Среди всего прочего есть шина DDR2 памяти, которую хочется обсчитать по задержкам. Есть ли способ это сделать более менее тривиально, путем тыка мышкой в два пада, между которыми меня интересует задержка?
P.S. Собственно, даже плата уже сделана, и проект вчерне работает. Хочется оптимально настроить времянки FPGA, а для этого интересно, какие внешние задержки на плате есть. До этого я пробовал считать с помощью калькулятора в интернете, который дает задержку примерно в 56 пс/см для проводников 0.1 мм с зазором до слоя земли тоже в 0.1 мм . Теперь вот думаю, ограничиться этой прикидкой или пытаться точнее считать? Вообще, судя по длинам цепей, задержка довольно небольшая выходит, порядка 60-85 пс на все цепи данных, а период тактовой частоты примерно 5000-5500 пс. Наверное, проще ограничиться оценкой...
|
|
|
|
|
Jul 4 2011, 10:37
|
Знающий
   
Группа: Участник
Сообщений: 881
Регистрация: 21-03-10
Из: _// \\_
Пользователь №: 56 107

|
Да, цепи данных у меня по длине от 9.5 до 12 мм. Ровнять не стал их, потому что ПЛИС все равно быстрее 200 Мгц бегать не может. Что-то я у себя такую картинку воспроизвести не могу... Я правильно понимаю, что это electrical worksheet, net, routing, relative propagation delay? Я там создал match group, а цифры оно не кажет. Надо что-то запустить, чтобы оно посчитало? P.S. Но в Вашей табличке, я смотрю данные довольно близки к моим прикидкам. Скорость там получается порядка 54 пс/см. разница с моей оценкой на моих длинах - 2-3 пс, на фоне 5500 вообще ничто  Джиттер клока больше...
Сообщение отредактировал Hoodwin - Jul 4 2011, 10:43
|
|
|
|
|
Nov 24 2014, 14:22
|
Местный
  
Группа: Свой
Сообщений: 290
Регистрация: 29-09-06
Из: Москва
Пользователь №: 20 800

|
Цитата(Uree @ Jul 4 2011, 13:51)  Чтобы показало цифры нужно ему сказать Analyze (F9).
А с такими длинами да, что-то еще вычислять нет смысла - длины на платах соизмеримы с длинами на подложке ПЛИС. И где-то, не помню где, встречал обоснование отсутствия необходимости выравнивания длин, если задержки на линии меньше то ли 1/4 длительности периода сигнала, то ли 1/4 длительности фронта сигнала... не могу вспомнить, и найти тоже не могу где такое видел. Если кто найдет - поделитесь ссылкой на инфу. Кажется там через теорию длинных линий и отражений в них обоснование было сделано. Само определение длинной линии в начальной черной магии расписано. Вот, например:
 РЈРСВВВВеньшено Р В Р’В Р СћРІР‚ВВВР С• 79%
800 x 370 (209.69 килобайт)
|
А про обоснование не выравнивать действтиельно было бы интересно почитать!
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|