Вопросы по SSTL_15 (DDR3), применительно к DDR3 Опции

[sturi]

День добрый,
смотрю даташиты на разные микросхемы памяти DDR3 и вижу, что некоторые параметры, например времена установления и удержания, приводятся для разных уровней отстроек VIH(ac) от опорного напряжения Vref: например 135мВ, 150мВ, 160мВ, 175мВ.
Приведу картинки:


совершенно логично, что с увеличением VIH(ac)/VIL(ac) уменьшается время установления и снижается скорость нарастания сигнала, slew rate.
Получается, что можно балансировать между скоростью нарастания сигнала (очевидно это зависит от драйвера линии и самой линии) и длительностью временного окна.
Вопрос, как с этим работать на практике? у меня связка процессора, у которого временные характеристики по DDR3 "соответствуют JESD79-3F" - и больше никакой информации, и память, временные характеристики которой нормированы под разные уровни VIH(ac)/VIL(ac). Соответственно я не могу определить время установления и, как следствие, временной бюджет.
Буду благодарен за любые подсказки и возможно какие-то демонстрационные материалы.

ЗЫ я не могу найти стандарт на SSTL_15, на jedec.org есть только для 1.8В (SSTL_18). Если у кого-то данный стандарт есть, то буду благодарен, если поделитесь.