Цитата(Kolia @ Jul 14 2015, 19:56)

.. Если кому интересно вот
базовый проектдобрый вечер!
мне интересно, но по ссылке уже ничего нет

Изучаю отладку с XC7Z020 на примерах
https://habrahabr.ru/post/250511/.
Первый пример работает с аналогичным "нестрашным" варнингом, второй пример не пошел, скорее всего из-за не подключенного процессора как говорилось выше, разбираюсь.
P.S. 30.05.16
Немного проясню свою ситуацию, недавно попала в руки отладка ZYNQ-7000 SoC Video and Imaging Kit с просроченной лицензией на софт. Как позже выяснилось, в Vivado 2013.1 нет IP Integratora, интегратор появится в следующей версиях 2013.2 и выше, отсюда все прелести vivado сводятся на нет, а работа с отладкой на ISE 14.5, который к сожалению не видит отладку. В связи с нынешней мировой ситуацией, из-за эмбарго от Xilinx обновление лицензии, софта далеко не простое дело.
Возвращаясь к вышеуказанному второму примеру,
добавлю, что светодиоды на моей плате привязаны к плис, а кнопки к процессору, похоже погорячился

, первый пример то работает. При необходимости, выложу ошибки и сообщения.
Буду рад и благодарен любому совету, подсказке в каком направлении двигаться, а также любым наводкам на проекты, ресурсы для начинающих касательно ISE, PlanAhead.
Сложа руки не сижу, изучаю форумы и доки от xilinx (которых немало

). Два месяца назад впервые прикоснулся к теме плис, удалось сделать простейшие часики с 7-сегмент. индикаторами на отладке с MaxII от альтеры, правда в схематике, но к настоящему времени немного освоился с verilog.
с уважением, аман.
Сообщение отредактировал aman - Apr 30 2016, 10:50