Добрый день!
Собираю в одном месте различную информатцию о методах синхронизации различный частей векторных анализаторов.
Вопрос первый -блок-схема из патента Анрицу US6157183 - .блок под номером 510 - следящая ФАПЧ на 4х -кратной частоте оцифровки. Каково его назначение и логика работы.
Второй вопрос - US6970000 - векторный анализатор с разнесеным приемником и передатчиком. Как осуществляется синхронизация фаз между двумя выносными блоками?
Эскизы прикрепленных изображений
VNA - методика синхронизации
Dec 8 2014, 15:13
