Проблема подключения DDR к Spartan 6 Опции

[maxics]

DDR подключен к третьему банку Spartan-6 (xc6slx75-2fgg484c) . В MCB подключил DDR к проекту. Сделал UCF. На этапе map возникает ошибка по всем внешним сигналам. Привожу одну из них:

Place:1073 - Placer was unable to create RPM[IOB_RPMs] for the component
mcb3_dram_dq<10> of type IOB for the following reason.
The reason for this issue:
Some of the logic associated with this structure is locked. This should cause
the rest of the logic to be locked. A problem was found at site PAD376 where
we must place MCB u_DDR/memc3_wrapper_inst/memc3_mcb_raw_wrapper_inst/samc_0
in order to satisfy the relative placement requirements of this logic. It is
not legal to place this component in this site. The following components are
part of this structure:
IOB mcb3_dram_dq<10>
IODELAY
u_DDR/memc3_wrapper_inst/memc3_mcb_raw_wrapper_inst/dq_15_0_data.iodrp2_DQ_10

В чём может быть проблема?

[XVR]

Он же вам чистым английским языком написал, что MCB может быть подключен ТОЛЬКО к определенным ногам, и явно не к тем, к которым вы его пытаетесь подключить

[maxics]

Он же вам чистым английским языком написал, что MCB может быть подключен ТОЛЬКО к определенным ногам, и явно не к тем, к которым вы его пытаетесь подключить

Тогда к каким??? Я выбрал третий банк плисины, к которому возможно подключение сигналов DDR. К I/O пинам 3-го банка я и подключился. Как узнать к каким пинам 3-го банка можно подключться?

[XVR]

Смотрим Spartan-6 FPGA Memory Controller страницу 30:

The Memory Device Interface contains all the necessary signals to communicate with the external memory device. All these signals (Ta b l e 2 - 9) have predefined pin locations in Spartan-6 devices. See UG385, Spartan-6 FPGA Packaging and Pinouts Product Specification for detailed MCB pinout information for each device/package combination. In addition, the soft calibration module generated by MIG requires allocation of an additional pin (RZQ) for all MCB designs. RZQ is a required pin, but its location can be moved within the MCB bank. When Calibrated Input Termination is selected in the MIG tool, a ZIO pin is
also generated for use with the soft calibration module. The ZIO location can also be moved but must placed on a bonded I/O (i.e., a valid package pin) within the MCB bank. See the ”Setting FPGA Options” section in UG416, Spartan-6 FPGA Memory Interface Solutions User Guide, for more information on the RZQ and ZIO pins

Бит 10 из вашей шины фигурирует в таблице под именем mcbx_dram_dq (это вся шина)
Смотрим упомянутый UG385 на странице 98 видим пин IO_L35P_M3DQ10_3 (это оно, судя по фрагменту M3DQ10) - это пин R3 корпуса, и никакой другой. Вот к нему и подключайтесь (с остальными аналогично)

А вообще попробуйте сгенерить в Core Generator MIG модуль, он должен сделать и UCF файл

[Andrew Su]

Добрый день.
При генерации контроллера памяти (MCB) в подкаталоге создается ..ip_core\lddr_unit\user_design\par\lddr_unit.ucf (в моем проекте подключение lpddr к spartan6).
В этом файле все, что нужно для подключения памяти к кристаллу.
Для примера файл lpddr_unit.ucf (ucf не пропускал загрузчик???)
Потом его содержимое перенес в основной ucf.

Прикрепленные файлы

 lpddr_unit.txt ( 8.57 килобайт ) Кол-во скачиваний: 8

 

[Koluchiy]

Попробуйте вообще не писать констрейны на расположенпие пинов - вполне возможно, что он их сам расставит (надо проконтроллировать в PlanAhead).

[maxics]

Спасибо за ответы. Нашел UCF, сгенеренный MCB. Вижу, что в рамках этого банка ножки я подключил неправильно. Можно что-нибудь сделать не переразводя плату? Память DDR 100 МГц

Сообщение отредактировал maxics - Mar 5 2015, 15:43

[des00]

Можно что-нибудь сделать не переразводя плату? Память DDR 100 МГц

софтовый контроллер, со всеми вытекающими

[Lmx2315]

софтовый контроллер, со всеми вытекающими

..вот тут можно реализацию посмотреть, не знаю уж на сколько рабочую.
http://www.freerangefactory.org/cores/
Category: MEMORY CORE