Борьба с помехами в цифровой схеме Опции

[justontime]

В целях удовлетворения собственного любопытства сделал простую схему с 8088 процессором и его обвязкой, которую через преобразователи уровней 8T245 подключил к отладочной плате FPGA (на которой уже достраивал остальные элементы компьютера - память, контроллер прерываний, видео и т.д.).

Вроде все заработало, но сразу же возник вопрос по поводу избыточного (как мне казалось) нагрева процессора. Так как я вообще никак не являюсь профессионалом в области разработки радиоэлектронных устройств, то обратился за помощью сюда - http://electronix.ru/forum/index.php?showtopic=124728
Мне вроде разъяснили, что это нормально, плюс попутно дали несколько полезных советов/идей.

Как выяснилось, успокоился рановато. В ходе отладки ПО стал замечать необъяснимые зависания, которые никак не удавалось побороть. Проблема в том, что они возникали редко и случайно. В конце концов я написал тест памяти и запустил его в цикле (не особенно надеясь на результат).
Тем не менее, через минут 40 тест вдруг неожиданно выдал ошибку (хотя до этого момента уже, естественно, прошел всю память не одну тысячу раз).

Пока у меня единственная версия - из-за совершенно неправильной разводки платы помехи вызывают случайные сбои в работе. Вот плата покрупнее:




А вот как она подключена к отладочной плате:




Думаю, что разводка выполнена совершенно неправильно - дорожки земли и питания 0.4 мм без полигонов, по одному конденсатору 0.1 мкф на каждую линию питания 3.3 и 5.0 В (там обе линии в каждом шлейфе) и еще один такой же конденсатор у процессора (тоже на дорожках 0.4 мм).

Соответственно, вопрос - считаете ли вы, что мои догадки о помехах имеют право на жизнь ? И если да, то можно ли что-то сделать с этой платой (напоминаю - это просто на поиграться), или нужно сделать новую ?

Заранее спасибо за советы !

Сообщение отредактировал justontime - Dec 15 2014, 17:48

[Guest_TSerg_*]

Некоторым инженерам-конструкторам так до конца и не удается постичь искусство разводки и они переходят в начальники.

[justontime]

Некоторым инженерам-конструкторам так до конца и не удается постичь искусство разводки и они переходят в начальники.

Извините, а это к чему вообще сказано ? Я ведь сразу же предупредил - никакого отношения к профессиональной деятельности в области разработки не имею, это исключительно удовлетворение личного любопытства...

[toweroff]

От частот зависит...
Я делал последовательно резисторы и чередование в шлейфе сигнал-земля-сигнал-земля-...
Примерно 50-60см шлейф (правда, 10 пинов), интерфейс SPI, частота 1МГц. Ошибок передачи не замечено
Получилось примерно так:
2 провода - +5в
2 провода - GND
1 - SDI
1- GND
1 - SDO
1 - GND
1 - SCK
1 - GND

[justontime]

Да, забыл сказать - тактовая частота 5 МГц, в шлейфы особо земли не добавить, так как почти все уже занято сигналами.

[toweroff]

Ну тогда попробовать порвать дорожки и ом эдак 100 в корпусе 0603 в разрыв

[Guest_TSerg_*]

Я ведь сразу же предупредил - никакого отношения к профессиональной деятельности в области разработки не имею,

Тогда почему Вас удивляют Ваши же результаты?
Или Вы считаете, что Ваше оправдание о любопытстве позволяет конструкции работать более "дубово"?

Полное пренебрежение разводкой, помехоподавлением, контурами питания, согласованием линий связи - еще что-то забыл?

[SM]

Думаю, что разводка выполнена совершенно неправильно - дорожки земли и питания 0.4 мм без полигонов, по одному конденсатору 0.1 мкф на каждую линию питания 3.3 и 5.0 В (там обе линии в каждом шлейфе) и еще один такой же конденсатор у процессора (тоже на дорожках 0.4 мм).

Это предположение вполне вероятно, что верное. Поставьте, для начала, на каждую микросхему сверху по конденсатору - напаяйте прямо на ноги ее питания. Блокировочных конденсаторов у Вас явно не хватает. Также поставьте один электролитический конденсатор на каждое питание около места, куда питание приходит со шлейфа. Это то, что можно сделать без переразводки платы. Далее, по хорошему, по всем сигналам, передаваемым в шлейфе, следует установить последовательный резистор порядка 47 ом со стороны источника сигнала (для двунаправленной шины - с обоих сторон), с целью уменьшить отражения сигнала в шлейфе и улучшить их форму.

А память там какая? Если DRAM/SDRAM - то, вполне возможно, в FPGA с ней еще какие-то проблемы.

[toweroff]

Да, забыл сказать - тактовая частота 5 МГц, в шлейфы особо земли не добавить, так как почти все уже занято сигналами.

это частота процессора, я так понимаю, не сигналов в линиях?

[justontime]

Также поставьте один электролитический конденсатор на каждое питание около места, куда питание приходит со шлейфа.

Емкость какого порядка ?

А память там какая? Если DRAM/SDRAM - то, вполне возможно, в FPGA с ней еще какие-то проблемы.

Это не думаю - память в данном случается используется простейшая SRAM

это частота процессора, я так понимаю, не сигналов в линиях?

Если точнее, то из FPGA приходит одна линия в 15МГц, которая превращается в 5 МГц, от которой уже работает процессор. Все остальное - производные от процессора, т.е. частоты еще ниже.

[toweroff]

Если точнее, то из FPGA приходит одна линия в 15МГц, которая превращается в 5 МГц, от которой уже работает процессор. Все остальное - производные от процессора, т.е. частоты еще ниже.

да что ж все клещами-то ...
15 МГц прет по шлейфу? или делитель на стороне FPGA и в шлейф идет 5МГц?

[justontime]

да что ж все клещами-то ...
15 МГц прет по шлейфу? или делитель на стороне FPGA и в шлейф идет 5МГц?

Если бы я знал все правильные вопросы, то, возможно, сам бы на них и нашел бы ответы

По шлейфу идет как раз 15 МГц, которые специальная микросхема тактового генератора для этого процессора превращает в 5 МГц с необходимыми параметрами.

[SM]

Емкость какого порядка ?

47..100 мкФ

Если точнее, то из FPGA приходит одна линия в 15МГц, которая превращается в 5 МГц, от которой уже работает процессор. Все остальное - производные от процессора, т.е. частоты еще ниже.

По ней ОБЯЗАТЕЛЬНО резистор. 100 Ом. Со стороны FPGA. (примерный импеданс линий шлейфа 120 Ом). Вообще, 15 МГц для шлейфа - ничто. Но согласовать надо.

[justontime]

По ней ОБЯЗАТЕЛЬНО резистор. 100 Ом. Со стороны FPGA. (примерный импеданс линий шлейфа 120 Ом). Вообще, 15 МГц для шлейфа - ничто. Но согласовать надо.

Боюсь, с этим слегка проблематично - не совсем понимаю, куда его физически засунуть. Портить отладочную плату FPGA особого желания нет, остается только разрезать проводник шлейфа у самого разъема и в разрыв впаять резистор ?

[SM]

остается только разрезать проводник шлейфа у самого разъема и в разрыв впаять резистор ?

Ну, хотя бы, так. Или, для начала (если он идет прямо с FPGA) поставить этому пину "slow slew rate" и уменьшить ток до минимального.