netlist в VHDL Опции

[demidrol]

Как человека, который платы трассирует от случая к случаю и натыкается на кучу особенностей того же Altium Designer, меня давно интересует вопрос -- а нельзя ли тот же самый нетлист не рисовать в схемотехническом редакторе, а написать на VHDL, например. Т.е. да, не вопрос, альтиум умеет нетлист в VHDL экспортировать, а вот интересно, есть ли возможность ему подсунуть готовый нетлист на VHDL, пусть и на его ограниченном подмножестве.

Это же сразу столько проблем с именованием сигналов, параметризацией (привет, массивы из harness'ов!) сразу отпадает... Да и читаемость, боюсь, для больших схем была бы получше, чем "простыни" схем.