Приветствую!
Вопрос знатокам. Помогите правильно задать SDC констрейн. В проекте есть 3 клоковых домена - 50 МГц, 25 МГц и 12.5 МГц. Частоты 25 МГц и 12.5 МГц получены путём деления исходной частоты 50 МГц со входа clk с помощью триггеров (см. картинку). С констрейном для частоты 25 МГц проблем нет, обычный generated клок. А для задания клока 12.5 МГц вижу 2 варианта:
Код
create_generated_clock -name i_clk_12_5MHz \
-source [get_ports clk] \
-divide_by 4 \
[get_pins clk_12_5_reg/q]
либо
Код
create_generated_clock -name i_clk_12_5MHz \
-source [get_pins clk_25_reg/q] \
-divide_by 2 \
[get_pins clk_12_5_reg/q]
Какой вариант правильнее?
Помогите правильно задать constraint, ...для generated клока
May 23 2015, 10:12
