Стандарты разработки на Verilog/SystemVerilog, Кто какие знает/кто какие использует Опции

[flammmable]

Есть ли какое-то подобие MISRA-C, но только для Verilog?
Пока нашел стандарт разработки от Freescale.
Вообще, есть ли у вас корпоративные/личные правила разработки? Какие вы ставите префиксы у названий переменных регистров и цепей? Предпочитаете camelCase или under_score? Как размещаете состояния FSM внутри always? Предпочитаете FSM с одним или с двумя always? И т.д.