|
Приветствую участников форума!
Мне нужно обеспечить связь FPGA Cyclone III с контроллером семейства STM32 по интерфейсу i2c. В доке контроллера сказано, что время нарастания/спада сигнала SCL составляет ~300 нс. Можно ли от этого сигнала тактировать триггеры в ПЛИС? Смущает довольно длительное время фронтов. Согласно доке на Cyclone III, длительность фронтов неограничена, если я правильно понял. Может кто-нибудь в курсе вопроса, ато гложат меня сомнения... Считаем, что времена Tsetup/Thold выполняются и данные стабильны задолго до и после фронта SCL.
|
Длительность фронта внешнего тактового сигнала в FPGA
Jul 16 2015, 10:39
