Верификация и моделирование схем Опции

[Олег Гаврильченк...]

Вопрос общий и теоретический. Существуют ли способы провести верификацию созданной схемы? Я имею ввиду проверку схемы на наличие в ней ошибок.
Например, создана схема в Altium. Она может содержать ошибки, например, цепи случайно были подключены ни к тем выводам, или вообще остались неподключенными.
Я знаю только один вид моделирования схем - PSPICE. Но мне кажется, он скорее подходит для моделирования/расчета отдельных частей схемы, чем для проверки ее на наличие описанных выше ошибок.

[alex_bface]

Моделирование на основе спайс моделей компонентов, это функциональная проверка/расчёт вашего схемного решения. Промоделировать всю схему целиком (если она содержит несколько различных программируемых элементов) зачастую, не представляется возможным. Например, я не представляю как (в каком программном пакете) можно смоделировать работу связки cortex_m4 + fpga + multichannel adc/dac, а подобные связки очень популярны.
Обычно моделируют части схем: отдельные узлы, требующие расчёта/подбора компонентов и просто части схемы в правильности реализации которой есть сомнения.
Для подобного моделирования есть некоторый функционал и в альтиуме, но знакомые предпочитают мультисим для проверки/расчёта схематики, а схемные редакторы альтиуме/кеденса уже используются только как схемные редакторы.

А по поводу проверки схематики: в альтиуме есть большой настраиваемый список сообщений об ошибках при компиляции схематики и раздел дополнительных директив для помощи в анализе ошибок схемы. Эти методы позволяют избежать/минимизировать синтаксические (если данное слово уместно) и логические ошибки схемы. Например: случайно объединили несколько драйверов в одну цепь - при компиляции редактор покажет предупреждение; не дотянули цепь до пина компонента - увидите предупреждение; не попали меткой цепи в wire - увидите предупреждение и т.п. Все сообщения детально настраиваются. Собственно мне вполне хватает. По схемному редактору кеденса ни чего сказать не могу, практически, не пользовался.

А по поводу "цепи случайно были подключены ни к тем выводам" - ни один редактор не работает в режиме экстрасенса, и не сможет понять действительно ли цепи подключены "не к тем" пинам или это авторское схемное решение.

[gerbity]

Есть так называемое тестирование целостности сигналов - Signal Integrity (SI). Позволяет оценить возникающие помехи в схеме (особенно это касается высокоскоростных интерфейсов), потери на прохождение и отражение и многое другое. Например Cadance Sigrity SI/PI.

[PCBtech]

Да, в PSPICE теперь можно проверить целиком цифро-аналоговую схему.
Если у вас есть в схеме микропроцессор или ПЛИС, то его поведение можно описать на языке Си или C++,
или описать в Матлабе, скомпилировать это в DLL и пристыковать к PSPICE,
и тогда можно сделать полную верификацию.
Я слышал, что так, например, проверяют схему соединений автомобиля -
рисуют жгуты в схемном редакторе OrCAD, подсоединяют все платы управления и индикации, тоже нарисованные в OrCAD,
и прямо в PSPICE проводят глобальное моделирование всей системы,
в том числе и расчет статистики по надежности.

Удобство в том, что не надо схему из OrCAD перерисовывать или конвертировать в систему моделирования -
PSPICE прямо в оркадовской схеме делает моделирование.
Неудобство - надо учитывать параметры жгутов по сопротивлению и индуктивности, то есть
в схеме жгута должны быть добавлены паразитные элементы для имитации реальных характеристик проводов.

У меня есть пара презенташек, но одна из них под NDA, могу только некоторые картинки показать.

Что касается Альтиума - не уверен, но по-моему, в нем такого варианта моделирования нет...

Вопрос общий и теоретический. Существуют ли способы провести верификацию созданной схемы? Я имею ввиду проверку схемы на наличие в ней ошибок.
Например, создана схема в Altium. Она может содержать ошибки, например, цепи случайно были подключены ни к тем выводам, или вообще остались неподключенными.
Я знаю только один вид моделирования схем - PSPICE. Но мне кажется, он скорее подходит для моделирования/расчета отдельных частей схемы, чем для проверки ее на наличие описанных выше ошибок.

[SSerge]

Да, в PSPICE теперь можно проверить целиком цифро-аналоговую схему.
Если у вас есть в схеме микропроцессор или ПЛИС, то его поведение можно описать на языке Си или C++,
или описать в Матлабе, скомпилировать это в DLL и пристыковать к PSPICE,
и тогда можно сделать полную верификацию.

Да, да. И по времени недолго, всего несколько тысяч лет для проекта средней сложности.
А потом найти ошибки в моделях на Си или C++, исправить и повторить.

[PCBtech]

Да, да. И по времени недолго, всего несколько тысяч лет для проекта средней сложности.
А потом найти ошибки в моделях на Си или C++, исправить и повторить.

Я вполне серьезно. Сам был удивлен. Видел реально такой проект -
PSPICE использовался для верификации кабельной системы автомобиля.
Это не значит, что все микроконтроллеры моделировались со всеми их потрохами.
Но в целом интерфейсная часть была проверена, и все межсоединения тоже,
и токи, и даже импульсные наводки.
И поверьте, это заняло не тысячу лет.

[agregat]

Но способ конечно тяжелый так схему проверять

[fill]

Да, да. И по времени недолго, всего несколько тысяч лет для проекта средней сложности.
А потом найти ошибки в моделях на Си или C++, исправить и повторить.

Есть гораздо более продвинутые решения где можно применять (смешивать) модели на множестве разных языков - SystemVision, подбирая таким образом нужную скорость моделирования и точность результатов.