Xilinx AXI CAN, доступный функционал Опции

[Doka]

может кто уже работал и может подсказать - в Vivado 2015.3 присутствует такая IP-core как CAN - но в примечании, в отличие от остальных ядер, указано: полная версия ядра может быть приобретена через xilinx IP center.
Вроде как всё генерится - см.крин

Код

start_gui
open_hw
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository '/Xilinx/Vivado/2015.3/data/ip'.
create_ip -name can -vendor xilinx.com -library ip -version 5.0 -module_name can_0
set_property -dict [list CONFIG.Number_of_Acceptance_Filters {4} CONFIG.Tx_Fifo_Depth {4} CONFIG.Rx_Fifo_Depth {4}] [get_ips can_0]
generate_target {instantiation_template} [get_files /.srcs/sources_1/ip/can_0/can_0.xci]
INFO: [IP_Flow 19-1686] Generating 'Instantiation Template' target for IP 'can_0'...
generate_target all [get_files  /.srcs/sources_1/ip/can_0/can_0.xci]
INFO: [IP_Flow 19-1686] Generating 'Synthesis' target for IP 'can_0'...
WARNING: [IP_Flow 19-650] IP license key 'can@2013.03' is enabled with a Design_Linking license.
WARNING: [IP_Flow 19-650] IP license key 'can@2013.03' is enabled with a Design_Linking license.
INFO: [IP_Flow 19-1686] Generating 'Simulation' target for IP 'can_0'...
WARNING: [IP_Flow 19-650] IP license key 'can@2013.03' is enabled with a Design_Linking license.
WARNING: [IP_Flow 19-650] IP license key 'can@2013.03' is enabled with a Design_Linking license.
INFO: [IP_Flow 19-1686] Generating 'Change Log' target for IP 'can_0'...
generate_target: Time (s): cpu = 00:00:07; elapsed = 00:00:07 . Memory (MB): peak = 6021.980; gain = 8.934;
export_ip_user_files -of_objects [get_files /.srcs/sources_1/ip/can_0/can_0.xci] -no_script -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] /.srcs/sources_1/ip/can_0/can_0.xci]
launch_run -jobs 4 can_0_synth_1

задача понять в чём только заключается ограниченная функциональность?
ЗЫЖ В FPGA не проверял.

Эскизы прикрепленных изображений

 

[toshas]

Встроен таймер и через некоторое время (обычно час или около того) ip-core перестает работать.

[Doka]

а где-нибудь у Xilinx это задокументировано?

Xilinx AXI CAN планируется использовать для проверки собственного IP-ядра CAN (удобно системный тест писать на одном процессоре), т.о. данно еограничение некритично, но
хотелось бы понимания что такое "ip-core перестает работать" и есть ли критерии определения, что Xilinx AXI CAN ip-core перестало работать.
Лечится ли это глобальным сбросом IP-ядра, или регистры "вшитого" счётчика можно сбросить только по питанию?