Zynq DMA+FIFO, Zynq DMA+FIFO Опции

[Kolia]

Чет никак не могу понять что за глюки в работе dma.
Беру стандартный пример все работает, только там пример гоняет одно и тоже туда-сюда. Как данные в передаче, появляются какие-то непонятки.

Вот результат работы примера


Тут добавил сброс DMA перед отправкой стало лучше


Тут отправляю данные пачками с разными данными (числа от 0 до 80)



Т.е. как я понял 20 байт из предыдущей посылки, ходя такого быть не должно

Проект https://yadi.sk/d/300_ExrCmACZW

За основу брал этот проект
https://github.com/fpgadeveloper/zc706-axi-dma-fifo

Нужно просто передать данные из плис в проц, как проще сделать, можно ли без ДМА?